Intel® Arria® 10收发器PHY用户指南

ID 683617
日期 11/06/2017
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

2.6.5.4.4. XGMII信号

XGMII支持156.25 MHz上的10GbE。

表 160.  XGMII信号
信号名称 方向 宽度 说明
TX XGMII信号—同步于xgmii_tx_coreclkin
xgmii_tx_data

输入

64, 32

来自MAC的TX数据。MAC按下面顺序发送数据:bits[7:0],bits[15:8],以此类推。

宽度:
  • 64比特,1G/2.5G/10G配置。
  • 32比特,1G/2.5G/5G/10G配置。
xgmii_tx_control

输入

8, 4

来自MAC的TX控制:
  • xgmii_tx_control[0]对应于xgmii_tx_data[7:0]
  • xgmii_tx_control[1]对应于xgmii_tx_data[15:8]
  • 以此类推
宽度:
  • 8比特,1G/2.5G/10G配置。
  • 4比特,1G/2.5G/5G/10G配置。
xgmii_tx_valid 输出 1 表明来自MAC的xgmii_tx_controlxgmii_tx_data上的有效数据。
您的逻辑/MAC必须按下表翻转有效数据:
速度 Toggle Rate
1G 每10个时钟周期置位1次
2.5G 每4个时钟周期置位1次
5G 每2个时钟周期置位1次
10G 始终置位
RX XGMII信号—同步于xgmii_rx_coreclkin
xgmii_rx_data 输出 64, 32

到MAC的RX数据。PHY按下面顺序发送数据:bits[7:0],bits[15:8],以此类推。

宽度:
  • 64比特,1G/2.5G/10G配置。
  • 32比特,1G/2.5G/5G/10G配置。
xgmii_rx_control 输出 8, 4 到MAC的RX控制。
  • xgmii_rx_control[0]对应于xgmii_rx_data[7:0]
  • xgmii_rx_control[1]对应于xgmii_rx_data[15:8]
  • 以此类推
宽度:
  • 8比特,1G/2.5G/10G配置。
  • 4比特,1G/2.5G/5G/10G配置。
xgmii_rx_valid 输出 1 表明来自MAC的xgmii_tx_controlxgmii_rx_data上的有效数据。
PHY的翻转率如下表所示。
注: 当接收到数据包的起始部分,或者当速率匹配出现在PHY的内部时,翻转率可能会不同。有效的数据码型(data pattern)不应该是固定的。
速度 翻转率
1G 每10个时钟周期置位1次
2.5G 每4个时钟周期置位1次
5G 每2个时钟周期置位1次
10G 始终置位