3.1.1. 使用ATX PLL和fPLL时发送PLL的间距指南

Intel® Arria® 10收发器PHY用户指南

下载 PDF

ID 683617

日期 11/06/2017

版本

Public

本文档可提供新的版本。客户应单击此处前往查看最新版本。

仅对英特尔可见 — GUID： aoz1492212055938

Ixiasoft

对于频率介于7.2 GHz与11.4 GHz间的ATX PLL VCO，当两个ATX PLL在同一VCO频率（100 MHz以内）运行时，布局上必须将它们隔开7个ATX PLL（跳过6个）放置。

对介于11.4 GHz和14.4 GHz间的ATX PLL VCO频率，当两个ATX PLL以相同VCO频率（100 Mhz以内）工作并驱动GX通道时，在布局上必须将它们隔开4个ATX PLL（跳过3个）放置。

对介于11.4 GHz和14.4 GHz间的ATX PLL VCO频率，当两个ATX PLL以相同VCO频率（100 MHz以内）工作并驱动GT通道时，在布局上必须将它们隔开3 ATX PLL（跳过2个）放置。

为PCIe*/PIPE Gen3提供串行时钟的两个ATX PLL，在布局上必须隔开4个ATX PLL（跳过3个）放置。

注：如果违反上述间距规则， Intel® Quartus® Prime会发布严重警告。

同时使用两个ATX PLL时，应用程序中需满足以下两个条件：

必须将这两个ATX PLL隔开7个 ATX PLL放置（跳过6个）。不可使用两个有效ATX PLL间的ATX PLL。

如果同时使用ATX PLL和fPLL，应用程序中需满足以下两个条件：

ATX PLL VCO频率和fPLL VCO频率在50MHz以内时。
ATX PLL被用于驱动包含OTU2，OTU2e，SDH/Sonet_9953/OC192/STM64，10G GPON的协议，或者具有抖动集成起始范围 <1MHz以及数据率> 为3Gbps的协议。

ATX PLL和fPLL之间必须被至少1个ATX PLL隔开。

如果同时使用ATX PLL和fPLL，应用程序中需满足以下两个条件：

已触发fPLL用户重校准处理。
ATX PLL被用于驱动包含OTU2，OTU2e，SDH/Sonet_9953/OC192/STM64，10G GPON的协议，或者具有抖动集成起始范围 <1MHz以及数据率> 为3Gbps的协议。

其次，ATX PLL和fPLL之间必须被至少1个ATX PLL隔开。（忽略ATX PLL和fPLL VCO频率偏移）。