仅对英特尔可见 — GUID: nik1398706811600
Ixiasoft
仅对英特尔可见 — GUID: nik1398706811600
Ixiasoft
2.4. 使用 Arria® 10 收发器Native PHY IP内核
使用Native PHY IP内核对您的协议实现配置收发器PHY。要例化IP,点击Tools > IP Catalog选择您的IP内核类型。使用Parameter Editor指定IP参数,对协议实现配置PHY IP。要快速配置PHY IP,选择一个与您的协议配置匹配的Preset作为起点。Preset是PHY IP配置设置,用于存储在IP Parameter Editor中的各种协议。在下面的Presets部分中详细介绍了preset。
您也可以通过选择相应的Transceiver Configuration Rule(收发器配置规则)来配置PHY IP。Transceiver Configuration Rules检查收发器PHY层中的PCS和PMA模块组合的有效性,并报告关于无效设置的错误或警告信息。
使Native PHY IP内核来例化下面PCS选项:
- 标准型PCS
- 增强型PCS
- PCIe* Gen3 PCS
- PCS Direct
PHY IP内核根据您选择的Transceiver Configuration Rule来选择相应的PCS。如果您想动态重配置一个PCS到另一个PCS,那么PHY IP内核允许您选择所有的PCS模块。关于如何对动态重配置使能PCS模块的详细信息,请参考普通参数和数据通路参数部分。请参考如何对PIPE配置布局通道部分或者PCIE解决方案指南来了解关于与基于Gen3 PCI Express*接口的活动组(active bank)毗邻的收发器通道的布局限制。
在Parameter Editor中配置PHY IP内核后,点击Generate HDL输出IP实例。通过IP实例生成的顶层文件包括用于配置的所有端口。在您的设计中,使用这些端口连接PHY IP内核到PLL IP内核,复位控制器IP内核和其它IP内核。
尽管 Quartus® Prime软件支持合法性检查,但所支持的FPGA架构到PCS接口和所支持的数据速率还是待定表征报告。