仅对英特尔可见 — GUID: nik1405638198487
Ixiasoft
仅对英特尔可见 — GUID: nik1405638198487
Ixiasoft
2.4.8. PMA端口
在下表中,变量代表这些参数:
- <n>—通道的数量
- <d>—串化因子
- <s>—符号大小
- <p>—PLL的数量
名称 | 方向 | 时钟域 | 说明 |
---|---|---|---|
tx_serial_data[<n>-1:0] | 输入 | N/A | 这是TX PMA的串行数据输出。 |
tx_serial_clk0 | 输入 | 时钟 | 指示来自TX PLL的串行时钟。此时钟的频率取决于数据速率和时钟分频因子。此时钟仅用于非绑定(non-bonded)通道。对于绑定通道,使用tx_bonding_clocks时钟TX输入。 |
tx_bonding_clocks[<n><6>-1:0] | 输入 | 时钟 | 这是一个6-bit总线,承载每个通道的低速并行时钟。这些时钟是主CGB的输出。仅对绑定通道使用这些时钟。 |
可选端口 | |||
tx_serial_clk1 tx_serial_clk2 tx_serial_clk3 tx_serial_clk4 |
输入 | 时钟 | 这些是来自TX PLL的串行时钟。这些时钟的频率取决于数据速率和时钟分频因子。当指定多个TX PLL时使能这些额外的端口。 |
tx_analog_reset_ack | 输出 | 异步 | 使能可选的tx_pma_analog_reset_ack输出。此端口不应该用于寄存器模式数据传输。 |
tx_pma_clkout[<n>-1:0] | 输出 | 时钟 | 此时钟是来自TX PMA的低速并行时钟,当开启Transceiver Native PHY IP core Parameter Editor中的Enable tx_pma_clkout 端口时可用。33 |
tx_pma_div_clkout[<n>-1:0] | 输出 | 时钟 | 如果tx_pma_div_clkout分频因子指定为1或2,那么此时钟输出源于PMA并行时钟(低速并行时钟)。如果tx_pma_div_clkout分频因子指定为33,40或66,那么此时钟源于PMA串行时钟。当与TX FIFO连接的接口运行的速率不同于PMA并行时钟频率时(例如:66:40应用),通常使用此时钟。 |
tx_pma_iqtxrx_clkout | 输出 | 时钟 | 当开启Transceiver Native PHY IP core Parameter Editor中的Enable tx_ pma_iqtxrx_clkout 时,此端口可用。此输出时钟能够用于级联TX PMA输出时钟到PLL的输入。 |
tx_pma_elecidle[<n>-1:0] | 输入 | 异步 | 当置位此信号时,发送器被强制进入电气空闲状态。当对PCI Express*协议配置收发器时,此端口不起作用。 |
tx_pma_qpipullup[<n>-1:0] | 输入 | 异步 | 当在Transceiver Native PHY IP core Parameter Editor中开启Enable tx_pma_qpipullup端口(QPI)时此端口才可用,仅用于快速路径互连(QPI)应用。 |
tx_pma_qpipulldn[<n>-1:0] | 输入 | 异步 | 当在Transceiver Native PHY IP core Parameter Editor中开启Enable tx_pma_qpipullup端口(QPI)时此端口才可用,仅用于快速路径互连(QPI)应用。 |
tx_pma_txdetectrx[<n>-1:0] | 输入 | 异步 | 当在Transceiver Native PHY IP core Parameter Editor中开启Enable tx_pma_txdetectrx端口(QPI)时此端口可用。此端口置位时,TX PMA中的接收器检测模块检测通道的另一端是否有发送器。收到tx_pma_txdetectrx请求后,接收器检测模块开始进行检测。此端口仅用于快速路径互连(QPI)应用。 |
tx_pma_rxfound[<n>-1:0] | 输出 | 根据配置同步到rx_coreclkin或rx_clkout。 |
当在Transceiver Native PHY IP core Parameter Editor中开启Enable tx_rxfound_pma端口(QPI) 时此端口可用。此端口置位时,表明TX PMA中的接收器检测模块检测通道的另一端是否有发送器。此端口仅用于快速路径互连(QPI)应用。 |
rx_seriallpbken[<n>-1:0] | 输入 | 异步 | 当在Transceiver Native PHY IP core Parameter Editor中开启Enable rx_seriallpbken 端口时此端口可用。此信号的置位使能了收发器中的TX到RX串行环回路径。此信号能够在Duplex或Simplex模式中使能。如果在Simplex模式中使能,那么必须驱动来自相同源的TX以及RX实例上的信号,否则设计无法编译。 |
名称 | 方向 | 时钟域 | 说明 |
---|---|---|---|
rx_serial_data[<n>-1:0] | 输入 | N/A | RX PMA的串行数据输入。 |
rx_cdr_refclk0 | 输入 | 时钟 | 指定RX时钟数据恢复(CDR)电路的参考时钟输入。 |
可选的端口 | |||
rx_cdr_refclk1– rx_cdr_refclk4 | 输入 | 时钟 | 指定RX时钟数据恢复(CDR)电路的参考时钟输入。 |
rx_analog_reset_ack | 输出 | 异步 | 使能可选的rx_pma_analog_reset_ack输出。此端口不应该用于寄存器模式数据传输。 |
rx_pma_clkout[<n>-1:0] | 输出 | 时钟 | 此时钟是RX CDR电路的恢复并行时钟。 |
rx_pma_div_clkout[<n>-1:0] | 输出 | 时钟 | 解串器生成此时钟,用于驱动内核逻辑,PCS-to-FPGA架构接口或两者。如果rx_pma_div_clkout分频因子指定为1或2,那么此时钟输出源于PMA并行时钟(低速并行时钟)。如果rx_pma_div_clkout分频因子指定为33,40或66,那么此时钟源于PMA串行时钟。当与RX FIFO连接的接口运行的速率不同于PMA并行时钟频率时(例如:66:40应用),通常使用此时钟。 |
rx_pma_iqtxrx_clkout | 输出 | 时钟 | 当在Transceiver Native PHY IP core Parameter Editor中开启Enable rx_ pma_iqtxrx_clkout port时此端口可用。此输出时钟能够用于级联RX PMA输出时钟到PLL的输入。 |
rx_pma_clkslip | 输出 | 时钟 | 置位时表明解串器跳过了一个串行比特或者暂停串行时钟一个周期以实现字对齐。因此,在时钟移位操作期间并行时钟的周期可能被延长1个单位间隔(UI)。 |
rx_pma_qpipulldn[<n>-1:0] | 输入 | 异步 | 该端口仅用于快速路径互连(QPI)应用程序。 |
rx_is_lockedtodata[<n>-1:0] | 输出 | rx_clkout | 置位时表明CDR PLL被锁定到输入数据,rx_serial_data。 |
rx_is_lockedtoref[<n>-1:0] | 输出 | rx_clkout | 置位时表明CDR PLL被锁定到输入参考。 |
rx_set_locktodata[<n>-1:0] | 输入 | 异步 | 此端口提供RX CDR电路的手动控制。 |
rx_set_locktoref[<n>-1:0] | 输入 | 异步 | 此端口提供RX CDR电路的手动控制。 |
rx_seriallpbken[<n>-1:0] | 输入 | 异步 | 当在Transceiver Native PHY IP core Parameter Editor中开启Enable rx_ seriallpbken port时此端口可用。此信号的置位使能了收发器中的TX到RX串行环回路径。此信号能够在Duplex或Simplex模式中使能。如果在Simplex模式中使能,那么必须驱动来自相同源的TX以及RX实例上的信号,否则设计无法编译。 |
rx_prbs_done[<n>-1:0] | 输出 | rx_coreclkin或rx_clkout | 置位时表明验证器已经对齐并采集到连续的PRBS码型,完成首次通过一个多项式。 |
rx_prbs_err[<n>-1:0] | 输出 | rx_coreclkin或rx_clkout | 置位时,仅在rx_prbs_done信号置位后指示一个错误。此信号对出现的每个错误发出三个并行时钟周期的脉冲。每个字中的错误仅出现一次。 |
rx_prbs_err_clr[<n>-1:0] | 输入 | rx_coreclkin或rx_clkout | 置位时,清零PRBS码型并置低rx_prbs_done信号。 |
名称 | 方向 | 时钟域 | 说明 |
---|---|---|---|
tx_cal_busy[<n>-1:0] | 输出 | 异步 | 置位时表明正在进行初始TX校准。对于初始以及手动重新校准,此信号在校准期间会置位,校准完成后会置低。在校准完成之前一定要保持通道处于复位状态。 |
rx_cal_busy[<n>-1:0] | 输出 | 异步 | 置位时表明正在进行初始RX校准。对于初始以及手动重新校准,此信号在校准期间会置位,校准完成后会置低。 |
名称 | 方向 | 时钟域34 | 说明 |
---|---|---|---|
tx_analogreset[<n>-1:0] | 输入 | 异步 | 复位收发器PHY的模拟TX部分。 |
tx_digitalreset[<n>-1:0] | 输入 | 异步 | 复位收发器PHY的数字TX部分。 |
rx_analogreset[<n>-1:0] | 输入 | 异步 | 复位收发器PHY的模拟RX部分。 |
rx_digitalreset[<n>-1:0] | 输入 | 异步 | 复位收发器PHY的数字RX部分。 |