仅对英特尔可见 — GUID: nik1398707191068
Ixiasoft
仅对英特尔可见 — GUID: nik1398707191068
Ixiasoft
6.13. 端口和参数
在对IP内核进行参数化时,打开Share reconfiguration interface可以在所有通道中共享重配置接口。使能这一选项时,IP内核提供一个单一的重配置接口,用于对所有通道的动态重配置。地址位[9:0]提供了所选通道的重配置空间的寄存器地址。重配置地址剩余的地址位指定所选的逻辑通道。例如:如果Native PHY IP实例中有四个通道,那么reconfig_address[9:0]指定地址,而reconfig_address[11:10]是二进制编码来指定这四个通道。例如:reconfig_address[11:10]中的2'b01指定逻辑通道1。
下图显示了当Native PHY IP内核配置成四个通道,并且使能Share reconfiguration interface选项时,可用的信号。
端口名称 | 方向 | 时钟域 | 说明 |
---|---|---|---|
reconfig_clk | 输入 | 不适用 | Avalon时钟。时钟频率是100-125 MHz。 |
reconfig_reset | 输入 | reconfig_clk | 复位Avalon接口。异步到置位和同步到置低。 |
reconfig_write | 输入 | reconfig_clk | 写使能信号。信号处在有效高电平。 |
reconfig_read | 输入 | reconfig_clk | 读使能信号。信号处在有效高电平。 |
reconfig_address[log2<N>+9:0] | 输入 | reconfig_clk | 地址总线。较低的10位指定地址,较高的位指定通道。 |
reconfig_writedata[31:0] | 输入 | reconfig_clk | 32 位数据写入总线。数据将写入到 reconfig_address 指示的地址。 |
reconfig_readdata[31:0] | 输出 | reconfig_clk | 32位数据读取总线。在执行读取操作后会将有效的数据放入此总线。在reconfig_waitrequest先走高、再走低后,信号有效。 |
reconfig_waitrequest | 输出 | reconfig_clk | 指示Avalon接口处于忙状态的一位信号。保持Avalon命令在置位状态直到接口准备好进行读/写传输。这一信号的行为取决于功能Separate reconfig_waitrequest from the status of AVMM arbitration with PreSICE使能与否。更多信息,请参考仲裁部分。 |
关闭Share reconfiguration interface时,Native PHY IP内核对每个通道提供一个独立的重配置接口。例如:当重配置接口没有共享四通道的Native PHY IP实例时,reconfig_address[9:0]对应到逻辑通道0的重配置地址总线,reconfig_address[19:10]对应到逻辑地址1的重配置地址总线,reconfig_address[29:20]对应到逻辑通道2的重配置地址总线,reconfig_address[39:30]对应到逻辑通道3的重配置地址总线。
下图显示了当Native PHY配置成四通道以及禁用Share reconfiguration interface选项时可用的信号。
端口名称 | 方向 | 时钟域 | 说明 |
---|---|---|---|
reconfig_clk[N-1:0] | 输入 | 不适用 | 每个通道的Avalon时钟。时钟频率是100-125 MHz。 |
reconfig_reset[N-1:0] | 输入 | reconfig_clk | 对每个通道复位Avalon接口。异步到置位和同步到置低。 |
reconfig_write[N-1:0] | 输入 | reconfig_clk | 对每个通道写入使能信号。该信号处在有效高电平。 |
reconfig_read[N-1:0] | 输入 | reconfig_clk | 对每个通道读取使能信号。该信号处在有效高电平。 |
reconfig_address[N*10-1:0] | 输入 | reconfig_clk | 每个通道的 10 位地址总线。 |
reconfig_writedata[N*32-1:0] | 输入 | reconfig_clk | 每个通道的32位数据写入总线。数据被写入到reconfig_address相应的地址域表明的地址。 |
reconfig_readdata[N*32-1:0] | 输出 | reconfig_clk | 每个通道的32位数据读取总线。在执行读取操作后会将有效的数据放入此总线。在waitrequest先走高、再走低后,信号有效。 |
reconfig_waitrequest[N-1:0] | 输出 | reconfig_clk | 每个通道的一位信号指示Avalon接口处于忙碌状态。保持Avalon命令在置位状态直到接口准备好进行读/写传输。这一信号的行为取决于功能Separate reconfig_waitrequest from the status of AVMM arbitration with PreSICE使能与否。更多信息,请参考仲裁部分。 |
参数 | 值 | 说明 |
---|---|---|
Enable dynamic reconfiguration | On / Off | 在Native PHY和TX PLL IP参数编辑器中可用。使能重配置接口。默认为Off。此选项处于启用状态时,重配置接口是显示的。 |
Share reconfiguration interface | On / Off | 仅在Native PHY IP参数编辑器中可用。使您能够使用单个重配置接口来控制所有的通道。默认为Off。如果使能,那么reconfig_address最高位标识有效的通道。较低的10位指定重配置地址。使用二进制编码来标识有效的通道(仅适用于收发器Native PHY)。如果Native PHY配置有多个通道,则必须使能这一选项。 |
Enable Altera Debug Master Endpoint | On / Off | 在Native PHY和TX PLL IP参数编辑器中可用。此选项处于使能状态时,Altera调试主端点(ADME)将会进行实例化,并且可访问Native PHY的Avalon-MM 接口。使用ADME的System Console可以访问某些测试和调试功能。有关ADME的详细信息,请参考嵌入式调试功能部分。 |
Separate reconfig_waitrequest from the status of AVMM arbitration with PreSICE | On / Off | 此选项处于使能状态时,reconfig_waitrequest将不会表明含有PreSICE的AVMM仲裁的状态。AVMM仲裁的状态将反映在软状态寄存器位。这种功能要求使能Optional Reconfiguration Logic下的Enable control and status registers功能。有关这一功能的详细信息,请参考仲裁。有关校准的详细信息,请参考校准章节。 |
Enable capability registers | On / Off | 在Native PHY和TX PLL IP参数编辑器中可用。使能功能寄存器。这些寄存器提供有关收发器通道/PLL的配置的概要信息。 |
Set user-defined IP identifier | User-specified | 在Native PHY和TX PLL IP参数编辑器中可用。设置一个用户定义的数字表示符,当功能寄存器使能时可以从user_identifier偏移读取该标识符。 |
Enable control and status registers | On / Off | 在Native PHY和TX PLL IP参数编辑器中可用。使能软核寄存器,以便通过ADME或重配置接口在PHY/PLL接口上读取状态信号和写入控制信号。 |
Enable PRBS soft accumulators | On / Off | 仅在Native PHY IP参数编辑器中可用。使能软逻辑,以便在使用硬核PRBS生成器和检查器时执行PRBS位和错误累加。 |
Configuration file prefix | User-specified | 在Native PHY和TX PLL IP参数编辑器中可用。指定用于生成配置文件的文件前缀。请针对Native PHY和PLL的每个种类,使用一个唯一的配置文件前缀。 |
Generate SystemVerilog package file | On / Off | 在Native PHY和TX PLL IP参数编辑器中可用。创建一个SystemVerilog封装,其中包含了所有重配置地址的当前配置数据值。默认情况下处于禁用状态。 |
Generate C header file | On / Off | 在Native PHY和TX PLL IP参数编辑器中可用。创建一个C头文件,其中包含了所有重配置地址的当前配置数据值。默认情况下处于禁用状态。 |
Generate MIF (Memory Initialize File) | On / Off | 在Native PHY和TX PLL IP参数编辑器中可用。创建一个MIF文件,其中包含了所有重配置地址的当前配置数据值。默认情况下处于禁用状态。 |
Include PMA analog settings in the configuration files | On / Off | 仅在Native PHY IP参数编辑器中可用。使能时,IP使您能够对PMA配置模拟设置。这些设置将会被包括在所生成的配置文件中。
注: 即使在Native PHY IP参数编辑器中使能了该选项,编译静态设计时,仍然要对模拟设置指定QSF约束。Native PHY IP参数编辑器中的模拟设置仅用于包括这些设置及在所选配置文件中的相关设置。有关模拟设置的QSF约束的详细信息,请参考模拟参数设置章节。
|
Enable multiple reconfiguration profiles | On / Off | 仅在Native PHY和ATX PLL IP参数编辑器中可用。使用Parameter Editor存储多种配置。每个设置档的参考设置都列在Parameter Editor。 |
Enable embedded reconfiguration streamer | On / Off | 仅在Native PHY和ATX PLL IP参数编辑器中可用。将重配置流光器嵌入到Native PHY/ATX PLL IP内核,并且在多个预定义配置设置档之间自动化动态重配置过程。 |
Generate reduced reconfiguration files | On / Off | 仅在Native PHY和ATX PLL IP参数编辑器中可用。使能Native PHY和ATX PLL IP内核,生成仅包含多个设置档之间不同属性的重配置文件。 |
Number of reconfiguration profiles | 1 to 8 | 仅在Native PHY和ATX PLL IP参数编辑器中可用。指定多种重配置设置档被使能时,可支持的重配置设置档的数量。 |
Selected reconfiguration profile | 0 to 7 | 仅在Native PHY和ATX PLL IP参数编辑器中可用。点击Store profile时来存储重配置设置档。 |
Store configuration to selected profile | N/A | 仅在Native PHY和ATX PLL IP参数编辑器中可用。将当前的Native PHY和ATX PLL参数设置存储到Selected reconfiguration profile参数指定的设置档。 |
Load configuration from selected profile | N/A | 仅在Native PHY和ATX PLL IP参数编辑器中可用。从Selected reconfiguration profile参数指定的存储设置档中加载当前的Native PHY/ATX PLL IP和参数设置。 |
Clear selected profile | N/A | 仅在Native PHY和ATX PLL IP参数编辑器中可用。清除由Selected reconfiguration profile参数指定的设置档所存储的Native PHY/ATX PLL IP参数设置。空的设置档都默认为Native PHY/ATX PLL IP的当前参数设置。换言之,空的设置档反映了Native PHY/ATX PLL IP的当前参数设置。 |
Clear all profiles | N/A | 仅在Native PHY和ATX PLL IP参数编辑器中可用。清除所有设置档的Native PHY/ATX PLL IP参数设置。 |
Refresh selected_profile | N/A | 仅在Native PHY和ATX PLL IP参数编辑器中可用。相当于按顺序单击Load configuration from selected profile和Store configuration to selected profile。这一操作从Selected reconfiguration profile参数指定的所存储的设置档中加载参数设置,然后将该参数存储回设置档。 |
参数 | 值 | 说明 |
---|---|---|
TX模拟PMA设置 | ||
Analog Mode (Load Intel-recommended Default settings) | cei_11100_lr to xfp_9950 | 选择模拟协议模式为预选的TX摆幅设置(VOD、预加重和摆率)。在参数编辑器(Parameter Editor)中加载预选值后,如果一个或多个单独的TX引脚摆幅设置需要被改变,就使能该选项,来覆盖Intel建议的默认设置,单独修改设置。有关模拟设置的QSF约束的详细信息,模拟参数设置章节。 |
Override Intel-recommended Analog Mode Default settings | On / Off | 使能该选项来覆盖Intel建议的设置,对所选的TX模拟模式一个或多个TX模拟参数。 |
Output Swing Level (VOD) | 0-31 | 选择发送器可编程的输出差分电压摆幅。 |
Pre-Emphasis First Pre-Tap Polarity | Fir_pre_1t_neg, Fir_pre_1t_pos | 选择要预加重的第一个预抽头的极性。 |
Pre-Emphasis First Pre-Tap Magnitude | 0-16 | 选择要预加重的第一个预抽头的幅度。 |
Pre-Emphasis Second Pre-Tap Polarity | Fir_pre_2t_neg, Fir_pre_2t_pos | 选择要预加重的第二个预抽头的极性。 |
Pre-Emphasis Second Pre-Tap Magnitude | 0-7 | 选择要预加重的第二个预抽头的幅度。 |
Pre-Emphasis First Post-Tap Polarity | Fir_post_1t_neg, Fir_post_1t_pos | 选择要预加重的第一个后抽头的极性。 |
Pre-Emphasis First Post-Tap Magnitude | 0-25 | 选择要预加重的第一个后抽头的幅度。 |
Pre-Emphasis Second Post-Tap Polarity | Fir_post_2t_neg, Fir_post_2t_pos | 选择要预加重的第二个后抽头的极性。 |
Pre-Emphasis Second Post-Tap Magnitude | 0-12 | 选择要预加重的第二个后抽头的幅度。 |
Slew Rate Control | slew_r0 to slew_r5 | 选择TX输出信号的摆率。有效值涵盖最慢至最快的速度。 |
High-Speed Compensation | Enable / Disable | 在TX驱动器中使能配电网络(PDN)诱导符号间干扰(ISI)补偿。如果ISI补偿处于启用状态,它会减少由PDN诱发的ISI抖动,但会增加功耗。 |
On-Chip termination | r_r1, r_r2 | 选择片上TX差分匹配。 |
RX模拟PMA设置 | ||
Override Intel-recommended Default settings | On / Off | 使能该选项来覆盖Intel建议的对一个或多个RX模拟参数的设置。有关模拟设置的QSF约束的详细信息,请参考模拟参数设置章节。 |
CTLE (Continuous Time Linear Equalizer) mode | non_s1_mode, s1_mode | 在连续时间线性均衡器(CTLE)的RX高增益模式(non_s1_mode)和RX高数据速率模式(s1_mode)之间选择。 |
DC gain control of high gain mode CTLE | no_dc_gain to stg4_gain7 | 选择在高增益模式下,连续时间线性均衡器(CTLE)的DC增益。 |
AC Gain Control of High Gain Mode CTLE | radp_ctle_acgain_4s_0 to radp_ctle_acgain_4s_28 | 选择在高增益模式下,当CTLE处于手动模式时,连续时间线性均衡器(CTLE)的AC增益。 |
AC Gain Control of High Data Rate Mode CTLE | radp_ctle_eqz_1s_sel_0 to radp_ctle_eqz_1s_sel_15 | 选择在高数据速率模式下,当CTLE处于手动模式时,连续时间线性均衡器(CTLE)的AC增益。 |
Variable Gain Amplifier (VGA) Voltage Swing Select | radp_vga_sel_0 to radp_vga_sel_7 | 当CTLE和DFE模块处于手动模式时,选择可变增益放大器(VGA)输出电压摆幅。 |
Decision Feedback Equalizer (DFE) Fixed Tap 1 Coefficient | radp_dfe_fxtap1_0 to radp_dfe_fxtap1_127 | 在手动模式下运行时,选择判定反馈均衡器(DFE)的固定抽头1的系数。 |
Decision Feedback Equalizer (DFE) Fixed Tap 2 Coefficient | radp_dfe_fxtap2_0 to radp_dfe_fxtap2_127 | 在手动模式下运行时,选择判定反馈均衡器(DFE)的固定抽头2的系数。 |
Decision Feedback Equalizer (DFE) Fixed Tap 3 Coefficient | radp_dfe_fxtap3_0 to radp_dfe_fxtap3_127 | 在手动模式下运行时,选择判定反馈均衡器(DFE)的固定抽头3的系数。 |
Decision Feedback Equalizer (DFE) Fixed Tap 4 Coefficient | radp_dfe_fxtap4_0 to radp_dfe_fxtap4_63 | 在手动模式下运行时,选择判定反馈均衡器(DFE)的固定抽头4的系数。 |
Decision Feedback Equalizer (DFE) Fixed Tap 5 Coefficient | radp_dfe_fxtap5_0 to radp_dfe_fxtap5_63 | 在手动模式下运行时,选择判定反馈均衡器(DFE)的固定抽头5的系数。 |
Decision Feedback Equalizer (DFE) Fixed Tap 6 Coefficient | radp_dfe_fxtap6_0 to radp_dfe_fxtap6_31 | 在手动模式下运行时,选择判定反馈均衡器(DFE)的固定抽头6的系数。 |
Decision Feedback Equalizer (DFE) Fixed Tap 7 Coefficient | radp_dfe_fxtap7_0 to radp_dfe_fxtap7_31 | 在手动模式下运行时,选择判定反馈均衡器(DFE)的固定抽头7的系数。 |
Decision Feedback Equalizer (DFE) Fixed Tap 8 Coefficient | radp_dfe_fxtap8_0 to radp_dfe_fxtap8_31 | 在手动模式下运行时,选择判定反馈均衡器(DFE)的固定抽头8的系数。 |
Decision Feedback Equalizer (DFE) Fixed Tap 9 Coefficient | radp_dfe_fxtap9_0 to radp_dfe_fxtap9_31 | 在手动模式下运行时,选择判定反馈均衡器(DFE)的固定抽头9的系数。 |
Decision Feedback Equalizer (DFE) Fixed Tap 10 Coefficient | radp_dfe_fxtap10_0 to radp_dfe_fxtap10_31 | 在手动模式下运行时,选择判定反馈均衡器(DFE)的固定抽头10的系数。 |
Decision Feedback Equalizer (DFE) Fixed Tap 11 Coefficient | radp_dfe_fxtap11_0 to radp_dfe_fxtap11_31 | 在手动模式下运行时,选择判定反馈均衡器(DFE)的固定抽头11的系数。 |
On-Chip termination | r_ext0, r_r1, r_r2 | 选择片上RX差分匹配。 |