Intel® Arria® 10收发器PHY用户指南

ID 683617
日期 11/06/2017
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

2.6.3. 10GBASE-KR PHY IP Core

10GBASE-KR Ethernet PHY IP内核支持Ethernet标准的以下功能:

  • IEEE 802.3 2008 StandardClause 73中定义的背板Ethernet的自动协商。 10GBASE-KR Ethernet PHY IP Function能够在1000BASE-X1000BASE-KR和带FEC的1000BASE-KR之间进行自动协商。
  • IEEE 802.3 2008 StandardClause 72中定义的具有链路训练的10GBASE-KR Ethernet 协议。除了Clause 72中定义的链路伙伴TX调整以外,该PHY也自动配置本地器件RX接口以实现少于 10-12误码率(BER)的目标。
  • IEEE 802.3 2008 StandardClause 35 中所定义的连接PHY和介质访问控制(MAC)的千兆位介质独立接口(GMII)
  • IEEE 802.3 2008 StandardClause 74中定义的前项错误校正(FEC)

背板以太网10GBASE-KR PHY IP内核包含以下的新模块 来使能背板上的操作:

  • 链路训练 (LT)— LT机制支持10GBASE-KR PHY自动配置链路伙伴TX PMD以实现最低误码率(BER)。LT在 IEEE Std 802.3ap-2007的Clause 72中被定义。
  • 自动协商(AN)— 10GBASE-KR PHY IP内核可以在1000BASE-KX (1GbE)和10GBASE-KR (10GbE) PHY类型之间自动协商。AN功能对于Backplane Ethernet是强制性的。IEEE Std 802.3ap-2007的Clause 73中有所定义。
  • 前项错误校正—FEC功能是在IEEE 802.3ap-2007Clause 74 中定义的可选功能。它提供了错误检测和纠正机制。