仅对英特尔可见 — GUID: nik1398707198916
Ixiasoft
2.7.1. PIPE的收发器通道数据通路
2.7.2. 所支持的PIPE特性
2.7.3. 如何连接PIPE Gen1、Gen2和Gen3模式的TX PLL
2.7.4. 如何在Arria 10收发器中实现PCI Express* (PIPE)
2.7.5. PIPE的Native PHY IP参数设置
2.7.6. PIPE的fPLL IP参数内核设置
2.7.7. PIPE的ATX PLL IP参数内核设置
2.7.8. PIPE的Native PHY IP端口
2.7.9. PIPE的fPLL端口
2.7.10. PIPE的ATX PLL端口
2.7.11. 到TX去加重的预置映射
2.7.12. 如何对PIPE配置布局通道
2.7.13. Gen3数据速率的PHY IP Core for PCIe* (PIPE)链路均衡
2.7.14. 使用收发器套件(TTK)/系统控制台/重配置接口进行手动调节 Arria® 10 PCIe设计(Hard IP(HIP)和PIPE) (仅用于调试)
2.9.1.1. 如何在Arria 10收发器中实现Basic (Enhanced PCS)和Basic with KR FEC收发器配置规则
2.9.1.2. Basic (Enhanced PCS)和Basic with KR FEC的Native PHY IP参数设置
2.9.1.3. 如何在Basic Enhanced PCS中低延时
2.9.1.4. Enhanced PCS FIFO操作
2.9.1.5. TX Data Bitslip(TX数据比特滑移)
2.9.1.6. TX数据极性反转
2.9.1.7. RX Data Bitslip(RX数据比特滑移)
2.9.1.8. RX数据极性反转
2.9.2.1. 字对齐器手动模式
2.9.2.2. 字对齐器同步状态机模式
2.9.2.3. RX比特滑移
2.9.2.4. RX极性反转
2.9.2.5. RX比特反转
2.9.2.6. RX字节反转
2.9.2.7. 基本(单宽度)模式下的速率匹配FIFO
2.9.2.8. 速率匹配FIFO基本(双宽度)模式
2.9.2.9. 8B/10B编码器和解码器
2.9.2.10. 8B/10B TX差异控制
2.9.2.11. 如何在基本模式下使能低延时
2.9.2.12. TX比特滑移
2.9.2.13. TX极性倒转
2.9.2.14. TX比特反转
2.9.2.15. TX字节反转
2.9.2.16. 如何在 Arria® 10 收发器中实现Basic,Basic with Rate Match收发器配置规则
2.9.2.17. Basic,Basic with Rate Match配置的Native PHY IP参数设置
6.1. 重新配置通道和 PLL 模块
6.2. 与重配置接口进行交互
6.3. 配置文件
6.4. 多种重配置设置档
6.5. 嵌入重配置流光器
6.6. 仲裁
6.7. 动态重配置的建议
6.8. 执行动态重配置的步骤
6.9. 直接重配置流程
6.10. Native PHY IP或PLL IP内核指导的重配置流程
6.11. 特殊情况的重配置流程
6.12. 更改 PMA 模拟参数
6.13. 端口和参数
6.14. 在多个IP模块之中动态重配置接口合并
6.15. 嵌入式调试功能
6.16. 使用数据码型生成器和检查器
6.17. 时序收敛建议
6.18. 不支持的功能
6.19. Arria® 10 收发器寄存器映射
8.7.1. XCVR_A10_TX_PRE_EMP_SIGN_PRE_TAP_1T
8.7.2. XCVR_A10_TX_PRE_EMP_SIGN_PRE_TAP_2T
8.7.3. XCVR_A10_TX_PRE_EMP_SIGN_1ST_POST_TAP
8.7.4. XCVR_A10_TX_PRE_EMP_SIGN_2ND_POST_TAP
8.7.5. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_PRE_TAP_1T
8.7.6. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_PRE_TAP_2T
8.7.7. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_1ST_POST_TAP
8.7.8. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_2ND_POST_TAP
仅对英特尔可见 — GUID: nik1398707198916
Ixiasoft
6.12. 更改 PMA 模拟参数
可以使用收发器 Native PHY IP內核上的重配置接口来更改PMA模拟功能的值。
PMA模拟设置大致可分为以下两组:
- 通道或者系统依赖的PMA模拟设置:
- 基于通道损失或者其他因素,这些设置可能因通道至通道有所不同
- 根据IBIS-AMI或者Advanced Link Analyzer仿真,可以设置这些PMA模拟设置
- 使用QSF约束或对相应的寄存器执行RMW可以设置这些PMA模拟设置
- 这些PMA模拟在默认情况下不包括在配置文件中。要将这些PMA模拟文件包括在配置文件中,必须使能收发器Native PHY IP参数编辑器的Dynamic Reconfirmation选项卡下的Include PMA Analog settings in configuration files选项。使能该功能可以添加Native PHY IP参数编辑器Analog PMA settings (Optional)选项卡下的PMA模拟设置来配置文件。即使在Native PHY IP参数编辑器中使能了该选项,编译静态设计时,仍然要对模拟设置指定QSF约束。Native PHY IP参数编辑器中的模拟设置仅用于包括这些设置及在所选配置文件中的相关设置。有关可选的模拟设置的详细信息,请参考端口和参考部分中的"动态重配置的模拟PMA设置(可选)"表。有关模拟设置的QSF约束的详细信息,请参考模拟参数设置章节。
- 如果没有使能Include PMA Analog settings in configuration files选项,则可以使用直接重配置流程执行RMW来更改这些模拟设置
PMA模拟功能 | Fitter报告名称 | Arria® 10 收发器寄存器映射属性名称 |
---|---|---|
VOD | vod_output_swing_ctrl | vod_output_swing_ctrl |
预加重 | pre_emp_sign_1st_post_tap | pre_emp_sign_1st_post_tap |
pre_emp_sign_2nd_post_tap | pre_emp_sign_2nd_post_tap | |
pre_emp_sign_pre_tap_1t | pre_emp_sign_pre_tap_1t | |
pre_emp_sign_pre_tap_2t | pre_emp_sign_pre_tap_2t | |
pre_emp_switching_ctrl_1st_post_tap | pre_emp_switching_ctrl_1st_post_tap | |
pre_emp_switching_ctrl_2nd_post_tap | pre_emp_switching_ctrl_2nd_post_tap | |
pre_emp_switching_ctrl_pre_tap_1t | pre_emp_switching_ctrl_pre_tap_1t | |
pre_emp_switching_ctrl_pre_tap_2t | pre_emp_switching_ctrl_pre_tap_2t | |
CTLE | eq_dc_gain_trim | eq_dc_gain_trim |
one_stage_enable | one_stage_enable | |
eq_bw_sel | eq_bw_sel | |
adp_ctle_eqz_1s_sel | adp_ctle_eqz_1s_sel | |
adp_ctle_acgain_4s | adp_ctle_acgain_4s | |
VGA | adp_vga_sel | adp_vga_sel |
- 器件相关的PMA模拟设置
- 这些设置对于设计中的每个收发器协议类型和数据速率有所不同
- 这些设置在默认情况下不包括在配置文件中。要将这些模拟配置包括在配置文件中,必须使能收发器Native PHY IP参数编辑器的Dynamic Reconfiguration选项卡下的功能Include PMA Analog settings in configuration files。使能该功能会将Native PHY IP参数编辑器的Analog PMA settings (Optional)选项卡中指定的PMA模拟设置添加到配置文件。即使在Native PHY IP参数编辑器中使能了该选项,编译静态设计时,还是要对模拟设置指定QSF约束。Native PHY IP参数编辑器中所选的模拟设置仅用于包括这些设置及在所选配置文件中的相关设置。有关可选的模拟设置的详细信息,请参考端口和参考部分中的端口和参数部分的"动态重配置的模拟PMA设置(可选)"表。有关模拟设置的QSF约束的详细信息,请参考模拟参数设置章节。
- 如果没有使能Include PMA analog settings in configuration files选项,则必须设置这些模拟设置。除了串流Native PHY IP参数编辑器生成的配置文件,必须使用Direct Reconfiguration Flow执行RMW来更改通过Avalon-MM重配置接口的这些PMA模拟设置
-
通过对每个基本配置和目标配置执行全面编译,当更改协议类型或者数据速率必须从各自的钳工(Fitter)报告中获得时,所有这些PMA模拟设置的值将会相应地更改
- 例如,将数据速率A更改为数据速率B时,必须首先要执行一个完整的编译,其中数据速率配置成A,并注意钳工报告的PMA模拟设置。接下来,必须执行一个完整的编译,其中数据速率配置成B,并注意钳工报告的PMA模拟设置。如果更改了这两个编译中的任何一个PMA模拟设置的值,则必须执行RMW,其目标值在串流配置文件后能够在各自的寄存器。
- 示例:摆率、均衡器带宽、补偿使能
PMA模拟功能 | 钳工报告名称 | Arria® 10 收发器寄存器映射属性名称 |
---|---|---|
Slew Rate (TX Buffer) | Slew_rate_ctrl | Slew_rate_ctrl |
Equalizer Bandwidth (RX Buffer) | Eq_bw_sel | Eq_bw_sel |
Compensation Enable (TX Buffer) | Compensation_en | Compensation_en |
One Stage Enable (RX CTLE) | One_stage_enable | One_stage_enable |