仅对英特尔可见 — GUID: nik1398706887970
Ixiasoft
2.7.1. PIPE的收发器通道数据通路
2.7.2. 所支持的PIPE特性
2.7.3. 如何连接PIPE Gen1、Gen2和Gen3模式的TX PLL
2.7.4. 如何在Arria 10收发器中实现PCI Express* (PIPE)
2.7.5. PIPE的Native PHY IP参数设置
2.7.6. PIPE的fPLL IP参数内核设置
2.7.7. PIPE的ATX PLL IP参数内核设置
2.7.8. PIPE的Native PHY IP端口
2.7.9. PIPE的fPLL端口
2.7.10. PIPE的ATX PLL端口
2.7.11. 到TX去加重的预置映射
2.7.12. 如何对PIPE配置布局通道
2.7.13. Gen3数据速率的PHY IP Core for PCIe* (PIPE)链路均衡
2.7.14. 使用收发器套件(TTK)/系统控制台/重配置接口进行手动调节 Arria® 10 PCIe设计(Hard IP(HIP)和PIPE) (仅用于调试)
2.9.1.1. 如何在Arria 10收发器中实现Basic (Enhanced PCS)和Basic with KR FEC收发器配置规则
2.9.1.2. Basic (Enhanced PCS)和Basic with KR FEC的Native PHY IP参数设置
2.9.1.3. 如何在Basic Enhanced PCS中低延时
2.9.1.4. Enhanced PCS FIFO操作
2.9.1.5. TX Data Bitslip(TX数据比特滑移)
2.9.1.6. TX数据极性反转
2.9.1.7. RX Data Bitslip(RX数据比特滑移)
2.9.1.8. RX数据极性反转
2.9.2.1. 字对齐器手动模式
2.9.2.2. 字对齐器同步状态机模式
2.9.2.3. RX比特滑移
2.9.2.4. RX极性反转
2.9.2.5. RX比特反转
2.9.2.6. RX字节反转
2.9.2.7. 基本(单宽度)模式下的速率匹配FIFO
2.9.2.8. 速率匹配FIFO基本(双宽度)模式
2.9.2.9. 8B/10B编码器和解码器
2.9.2.10. 8B/10B TX差异控制
2.9.2.11. 如何在基本模式下使能低延时
2.9.2.12. TX比特滑移
2.9.2.13. TX极性倒转
2.9.2.14. TX比特反转
2.9.2.15. TX字节反转
2.9.2.16. 如何在 Arria® 10 收发器中实现Basic,Basic with Rate Match收发器配置规则
2.9.2.17. Basic,Basic with Rate Match配置的Native PHY IP参数设置
6.1. 重新配置通道和 PLL 模块
6.2. 与重配置接口进行交互
6.3. 配置文件
6.4. 多种重配置设置档
6.5. 嵌入重配置流光器
6.6. 仲裁
6.7. 动态重配置的建议
6.8. 执行动态重配置的步骤
6.9. 直接重配置流程
6.10. Native PHY IP或PLL IP内核指导的重配置流程
6.11. 特殊情况的重配置流程
6.12. 更改 PMA 模拟参数
6.13. 端口和参数
6.14. 在多个IP模块之中动态重配置接口合并
6.15. 嵌入式调试功能
6.16. 使用数据码型生成器和检查器
6.17. 时序收敛建议
6.18. 不支持的功能
6.19. Arria® 10 收发器寄存器映射
8.7.1. XCVR_A10_TX_PRE_EMP_SIGN_PRE_TAP_1T
8.7.2. XCVR_A10_TX_PRE_EMP_SIGN_PRE_TAP_2T
8.7.3. XCVR_A10_TX_PRE_EMP_SIGN_1ST_POST_TAP
8.7.4. XCVR_A10_TX_PRE_EMP_SIGN_2ND_POST_TAP
8.7.5. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_PRE_TAP_1T
8.7.6. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_PRE_TAP_2T
8.7.7. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_1ST_POST_TAP
8.7.8. XCVR_A10_TX_PRE_EMP_SWITCHING_CTRL_2ND_POST_TAP
仅对英特尔可见 — GUID: nik1398706887970
Ixiasoft
2.6.3.4.4. 10GBASE-KR可选参数
名称 | 值 | 说明 |
---|---|---|
PHY Management clock (MGMT_CLK) frequency in MHz | 100-162 | 决定IEEE 802.3 clause 73.10.2中Link Fail Inhibit timer的值。
默认值为125。 |
VMAXRULE VOD tap MAX Rule | 0-31 | 指定最大VOD。默认值为30。 |
VMINRULE Device VMIN Rule | 0-31 | 指定最小VOD。默认值为6。 |
VODMINRULE VOD tap MIN Rule | 0-31 | 为第一个抽头指定最小的VOD。默认值为14。 |
VPOSTRULE | 0-38 | 指定在确定最优后抽头设置时内部预加重算法将测试的最大值。默认值为25。 |
VPRERULE | 0-31 | 指定在确定最优预抽头设置时内部预加重算法将测试的最大值。默认值为16。 |
PREMAINVAL Preset VOD tap Value | 0-31 | 指定预置的VOD 值。此值通过链路训练协议的Preset命令设置,链路训练协议的条款72.6.10.2.3.1中进行了定义。 算法即从此值开始运行。默认值为30。 |
PREPOSTVAL | 0-31 | 指定预置的后抽头值。默认值为0。 |
PREPREVAL | 0-15 | 指定预置的预抽头值。默认值为0。 |
INITMAINVAL Init VOD tap Value | 0-31 | 指定初始VOD值。此值通过链路训练协议的Initialize命令设置,IEEE Std 802.3ap–2007的条款72.6.10.2.3.2中进行了定义。默认值为25。 |
INITPOSTVAL Init Post tap Value | 0-38 | 指定后抽头(post-tap)的初始值。默认值为13。 |
INITPREVAL Init Pre tap Value | 0-15 | 指定预抽头(pre-tap)的初始值。默认值为3。 |