仅对英特尔可见 — GUID: nik1398706905603
Ixiasoft
仅对英特尔可见 — GUID: nik1398706905603
Ixiasoft
2.6.4.3. 1G/10GbE PHY功能说明
Standard和Enhanced PCS数据通路
Native PHY中的Standard PCS和PMA配置为Gigabit Ethernet PHY。Native PHY中的Enhanced PCS和PMA配置为10GBASE-R PHY。关于详细信息,请参考Standard PCS和Enhanced PCS体系结构章节。
定序器(Sequencer)
Sequencer控制PHY IP的启动顺序,包括复位和上电。它选择哪一个PCS (1G或10G)和PMA接口是有效的。Sequencer连接到重配置模块,要求从一个数据速率变化到另一个数据速率的重配置。
GigE PCS
GigE PCS包括GMII接口和Clause 37自动协商和SGMII功能性。
IEEE 1588v2的软核增强型PCS FIFO
在IEEE 1588v2模式中,用于TX以及RX的增强型PCS FIFO构建在软核IP中,通过延迟调整端口包含延迟信息。关于作为Precision Time Protocol实现的一部分的MAC中所要求的延迟信息,请参考10-Gbps Ethernet MAC IP Function User Guide。
重配置模块
重配置逻辑对PCS和PMA重配置的PHY执行Avalon-MM写入操作。下图详细地显示了重配置模块。Avalon-MM master接受来自PMA或PCS的请求。它使用Avalon-MM接口执行Read-Modify-Write或Write命令。PCS控制器接收来自Sequencer的数据速率变化的请求,并将它们转换成一系列对PMA或PCS的Read-Modify-Write或Write命令。