Intel® Arria® 10收发器PHY用户指南

ID 683617
日期 11/06/2017
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

4.3.2.1.3. 使用确认模型动态重配置发送器通道

列表中的编号对应于下图中的数字。

  1. pll_cal_busytx_cal_busy为低时,置位tx_analogresetpll_powerdowntx_digitalreset
  2. 等待tx_analogreset_ack变高,确保成功地置位tx_analogreset。当TRS成功地完成置位的复位请求时,tx_analogreset_ack变高。
    1. 执行动态重配置。
    2. tpll_powerdown后,置低pll_powerdown
    3. 置低tx_analogreset。同时或在置低pll_powerdown之后,都可以执行此步骤。
  3. 等待tx_analogreset_ack变低,确保成功地置低tx_analogreset。当TRS成功地完成置低的复位请求时,tx_analogreset_ack变低。
  4. TX PLL获得锁定后,pll_locked信号变高。在监测pll_locked信号之前,等待tx_analogreset_ack变低。
  5. pll_locked变高后,置低tx_digitalreset至少ttx_digitalreset时期。
图 210. 器件操作过程中动态重配置发送器通道