仅对英特尔可见 — GUID: nik1398706833535
Ixiasoft
仅对英特尔可见 — GUID: nik1398706833535
Ixiasoft
2.5.2.2.1. TX FIFO软绑定
通过监控TX FIFO标志(tx_fifo_full、tx_fifo_pfull、tx_fifo_empty、tx_fifo_pempty等),MAC层逻辑和TX软绑定逻辑通过tx_enh_data_valid(功能等同于TX FIFO write enable)来控制写入Interlaken字到TX FIFO中。在TX FIFO读取端,读使能由帧生成器控制。如果tx_enh_frame_burst_en被拉高,那么帧生成器将从TX FIFO读取数据。
要执行TX通道软绑定,则必须实现TX FIFO预填充阶段(pre-fill stage)。下图显示了域填充过程的状态。
下图显示了tx_digitalreset置低后TX软绑定逻辑开始填充TX FIFO,直到所有通道变满。
TX FIFO预填充阶段完成后,发送通道同步,MAC层开始发送有效数据到收发器的TX FIFO。要确保TX FIFO一定不要上溢或者下溢,否则就要复位收发器,重复TX FIFO预填充阶段。
对于一个单一通道Interlaken实现,TX FIFO软绑定是不要求的。在tx_digitalreset置低后可以开始发送一个Interlaken字到TX FIFO。
下图显示了预填充阶段完成后MAC层发送有效数据到Native PHY。tx_enh_frame_burst_en被置位,使帧生成器能够从TX FIFO读取数据。TX MAC层现在能够控制tx_enh_data_valid,并根据FIFO状态信号将数据写入到TX FIFO中。