仅对英特尔可见 — GUID: hus1551317984674
Ixiasoft
4.1. Intel® Agilex™ 高速SERDES I/O概述
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O
4.3. Intel® Agilex™ LVDS SERDES发送器
4.4. Intel® Agilex™ LVDS SERDES接收器
4.5. LVDS SERDES IP初始化和复位
4.6. External PLL模式的 Intel® Agilex™ LVDS接口
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算
4.8. LVDS SERDES IP时序
4.9. LVDS SERDES IP设计实例
仅对英特尔可见 — GUID: hus1551317984674
Ixiasoft
4.7.1. 发送器通道至通道偏移
接收器偏移裕量计算会使用发送器通道至通道偏移(TCCS)—是源同步差分接口中基于 Intel® Agilex™ 发送器的一个重要参数:
- TCCS是最快和最慢数据输出跳变之间的差异,包括TCO的变化和时钟偏移。
- 在 SERDES发送器中,Timing Analyzer在编译报告的TCCS报告(report_TCCS)中提供一个TCCS值,它显示了串行输出端口的TCCS值。
- 您可以从器件数据表中获得TCCS值。
当与数据速率高于840 Mbps的non-DPA接收器连接时,进行PCB走线补偿以调整每个SERDES通道的走线长度,从而提高通道至通道的偏移。 Intel® Quartus® Prime软件的Fitter Report面板报告必须添加到每个走线的延迟量。您可以使用Transmitter/Receiver Package Skew Compensation面板下显示的建议走线延迟数量,并手动补偿PCB电路板走线上的偏移,来减少通道至通道的偏移,从而满足SERDES通道之间的时序预算。