仅对英特尔可见 — GUID: ere1565857245156
Ixiasoft
4.1. Intel® Agilex™ 高速SERDES I/O概述
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O
4.3. Intel® Agilex™ LVDS SERDES发送器
4.4. Intel® Agilex™ LVDS SERDES接收器
4.5. LVDS SERDES IP初始化和复位
4.6. External PLL模式的 Intel® Agilex™ LVDS接口
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算
4.8. LVDS SERDES IP时序
4.9. LVDS SERDES IP设计实例
仅对英特尔可见 — GUID: ere1565857245156
Ixiasoft
1.3.1. Intel® Agilex™ 器件中的I/O缓冲器和寄存器
I/O寄存器由用于处理管脚至内核的数据的输入路径、用于处理内核至管脚的数据的输出路径和用于处理OE信号至输出缓冲的输出使能(OE)路径组成。这些寄存器实现更快的源同步(source-synchronous)寄存器到寄存器(register-to-register)的传输和重同步。通过GPIO Intel FPGA IP,利用这些寄存器来实现DDR电路。
输入和输出路径包含下面的模块:
- 输入寄存器—支持从外设到内核传输半/全速率数据,并支持从I/O缓冲器中采集双倍或单倍数据速率的数据。
- 输出寄存器—支持从内核到外设传输半/全速率数据,并支持将双倍或单倍数据速率的数据传输到I/O缓冲器。
- OE寄存器—支持从内核到外设的输出使能信号和到I/O缓冲器的双倍数据速率/单倍数据速率传输。
输入和输出路径也支持以下特性:
- 时钟使能
- 异步或同步复位
- 输入和输出路径的旁路模式
- 输入和输出路径上的延迟链
图 3. Intel® Agilex™ 器件的IOE结构