仅对英特尔可见 — GUID: ssx1572417894115
Ixiasoft
4.1. Intel® Agilex™ 高速SERDES I/O概述
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O
4.3. Intel® Agilex™ LVDS SERDES发送器
4.4. Intel® Agilex™ LVDS SERDES接收器
4.5. LVDS SERDES IP初始化和复位
4.6. External PLL模式的 Intel® Agilex™ LVDS接口
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算
4.8. LVDS SERDES IP时序
4.9. LVDS SERDES IP设计实例
仅对英特尔可见 — GUID: ssx1572417894115
Ixiasoft
4.2.2.1. 生成LVDS SERDES Intel FPGA IP ( Intel® Quartus® Prime Pro Edition)
在IP Catalog中双击LVDS SERDES Intel FPGA IP启动参数编辑器。参数编辑器使您能够定义IP的自定义变体。参数编辑器生成IP变体综合和可选的仿真文件,自动将代表变体的.ip文件添加到工程中。
按照下列步骤在参数编辑器中定位,例化和自定义IP:
- 创建或者打开一个 Intel® Quartus® Prime工程(.qpf)以包含例化的IP变体。
- 在IP Catalog (Tools > IP Catalog)中,定位并双击要自定义的LVDS SERDES Intel FPGA IP。
- 对自定义IP变体指定一个顶层名称(top-level name )。IP变体名称和路径中请勿包含空格。参数编辑器在 <your_ip> .ip文件中保存IP变体设置。点击OK。出现参数编辑器。
图 49. LVDS SERDES Intel FPGA IP Parameter Editor
- 在参数编辑器中设置参数值并查看组件的结构图。底部的Parameterization Messages选项卡显示IP参数中的所有错误。
- 点击Generate HDL。出现Generation对话框。
- 指定输出文件生成选项,然后点击Generate。根据您的指定生成综合和仿真文件。
- 要生成仿真测试台,点击Generate > Generate Testbench System。指定测试台生成选项,并点击Generate。
- 要生成HDL仿真模板以复制并粘贴到文本编辑器中,可点击Generate > Show Instantiation Template。
- 点击Finish。如果提示将代表IP variation的文件添加到工程,点击Yes。
- 生成和安装IP variation后,对管脚进行适当约束以进行端口连接。