仅对英特尔可见 — GUID: vux1550469353405
Ixiasoft
4.1. Intel® Agilex™ 高速SERDES I/O概述
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O
4.3. Intel® Agilex™ LVDS SERDES发送器
4.4. Intel® Agilex™ LVDS SERDES接收器
4.5. LVDS SERDES IP初始化和复位
4.6. External PLL模式的 Intel® Agilex™ LVDS接口
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算
4.8. LVDS SERDES IP时序
4.9. LVDS SERDES IP设计实例
仅对英特尔可见 — GUID: vux1550469353405
Ixiasoft
2. Intel® Agilex™ I/O特性和使用
Intel® Agilex™ 器件中的I/O缓冲器提供如下特性:
- 单端,非电压参考和电压参考的I/O标准
- 差分电压参考的I/O标准:
- 真差分发送器和接收器
- 串化器/解串器(SERDES)
- 可编程摆率
- 可编程总线保持
- 可编程弱上拉电阻
- 可编程差分输出电压(VOD)
- 可编程开漏输出
- 带和不带校准的片上串行匹配(RS OCT)
- 片上并行匹配(RT OCT)
- 片上差分匹配(RD OCT)
- 动态片上并行匹配
- DDR4校准内部生成的VREF
- 真差分输出缓冲器的可编程预加重
- 电压参考的I/O标准的可编程去加重