仅对英特尔可见 — GUID: dtp1565162966821
Ixiasoft
4.1. Intel® Agilex™ 高速SERDES I/O概述
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O
4.3. Intel® Agilex™ LVDS SERDES发送器
4.4. Intel® Agilex™ LVDS SERDES接收器
4.5. LVDS SERDES IP初始化和复位
4.6. External PLL模式的 Intel® Agilex™ LVDS接口
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算
4.8. LVDS SERDES IP时序
4.9. LVDS SERDES IP设计实例
仅对英特尔可见 — GUID: dtp1565162966821
Ixiasoft
2.3. I/O实现指南
Intel® Quartus® Prime软件提供以下工具用于创建,配置和编译I/O设计:
- Assignment editor
- Pin planner
- GPIO Intel FPGA IP
每个工具提供不同的功能并支持不同的功能以实现I/O设计。
工具 | 说明 | 所支持的IOE功能/I/O分配 | 所支持的I/O标准 |
---|---|---|---|
Assignment Editor | 您可以使用此工具查看,创建和编辑分配(assignments)。 Intel® Quartus® Prime软件会动态验证您通过编辑器所做的更改,并针对无效分配发出错误或警告。 |
|
|
Pin Planner | 提供一个 Intel® Agilex™ 器件的图形化管脚位置。此工具使您能够对器件进行初始管脚规划。您可以使用此工具对I/O管脚进行定位,布局和分配。您还可以对选择用于信号完整性报告的管脚配置板级走线模型。 |
|
|
GPIO Intel FPGA IP | 您可以使用 Intel® Quartus® Prime软件中的参数编辑器例化GPIO Intel FPGA IP,自定义IP设计。 |
|