仅对英特尔可见 — GUID: lao1560215574754
Ixiasoft
4.1. Intel® Agilex™ 高速SERDES I/O概述
4.2. 使用LVDS SERDES Intel FPGA IP实现高速LVDS I/O
4.3. Intel® Agilex™ LVDS SERDES发送器
4.4. Intel® Agilex™ LVDS SERDES接收器
4.5. LVDS SERDES IP初始化和复位
4.6. External PLL模式的 Intel® Agilex™ LVDS接口
4.7. Intel® Agilex™ LVDS SERDES源同步时序预算
4.8. LVDS SERDES IP时序
4.9. LVDS SERDES IP设计实例
仅对英特尔可见 — GUID: lao1560215574754
Ixiasoft
2.3.2.6.2. GPIO Intel FPGA IP仿真设计实例
仿真设计实例使用GPIO IP参考设置来构建连接到仿真驱动器的IP实例。驱动器生成随机传输(random traffic),并内部地检查输出数据的合法性。
通过这个设计实例,使用单个命令可以运行仿真。这取决于所使用的仿真器。该仿真演示了如何使用GPIO IP。
生成和使用设计实例
要从源文件中生成仿真设计实例用于Verilog仿真器,可在设计实例目录下运行下面的命令:
quartus_sh -t make_sim_design.tcl
要从源文件中生成仿真设计实例用于VHDL仿真器,可在设计实例目录下运行下面的命令:
quartus_sh -t make_sim_design.tcl VHDL
TCL脚本创建一个包含子目录的sim目录 — 每个支持的仿真工具各一个。可以在相应的目录下找到每个仿真工具的脚本。