仅对英特尔可见 — GUID: waz1551316036437
Ixiasoft
仅对英特尔可见 — GUID: waz1551316036437
Ixiasoft
4.4.3.3. Soft-CDR模式
Intel® Agilex™ SERDES通道提供soft-CDR模式以支持GbE和SGMII协议。接收器PLL使用本地时钟源作为参考。
在soft-CDR模式中,同步器模块没有被启用。DPA电路选择最佳的DPA时钟相位来对数据进行采样。该时钟被用于bit-slip操作和解串化。DPA模块也将所选择的DPA时钟(由解串因子分频,称为rx_divfwdclk)连同解串的数据一起转送到FPGA逻辑。该时钟信号被放置到外设时钟(PCLK)网络上。
如果使用soft-CDR模式,那么在训练DPA后,请不要置位rx_dpa_reset端口。DPA将持续从PLL中选择新的相位抽头,以跟踪参考时钟与输入数据之间的百万分率(PPM)差异。
在soft-CDR模式中,rx_dpa_locked信号是无效的,因为DPA持续改变其相位以跟踪上游发送器与本地接收器输入参考时钟之间的PPM差异。不过,可以使用rx_dpa_locked信号来确定初始DPA锁定条件表明DPA已经选到最佳抽头来采集数据。在soft-CDR模式下操作时,预计会置低rx_dpa_locked信号。并行时钟,rx_coreclock,由I/O PLL生成,也被转送到FPGA逻辑。