仅对英特尔可见 — GUID: syo1481872673736
Ixiasoft
仅对英特尔可见 — GUID: syo1481872673736
Ixiasoft
3.3.3. x24时钟线
master CGB驱动x6时钟线,x6时钟线驱动x24时钟线。有两个x24时钟线,分别是x24 Up和x24 Down。x24 Up时钟线将时钟布线到位于当前bank上面的收发器bank。x24 Down时钟线将时钟布线到位于当前bank下面的收发器bank。
x24时钟线可用于绑定以及非绑定配置中。对于绑定配置模式,使用master CGB的低速并行时钟输出,旁路每个通道中的local CGB。对于非绑定配置,在同一ATX/fPLL驱动多个通道的情况下,如果非绑定通道跨越一个收发器bank,那么使用master CGB对每个通道提供高速串行时钟输出。在单一绑定或非绑定x24组中最多可使用24个通道。
当一个收发器tile中的bank以不同的电压上电时(例如:一些bank运行在1.03 V,而其他bank运行在1.12 V),x24时钟线只能在穿过相邻的bank,这些bank在相同的VCCR_GXB和VCCT_GXB电压上运行。x24时钟线跨越运行在不同电压上的bank的边界是不允许的。请参考 Intel® Stratix® 10 Device Family Pin Connection Guidelines来了解收发器电源连接指南的说明。
set_global_assignment -name ALLOW_VCCR_VCCT_PER_BANK ON
关于绑定配置的详细信息,请参考Channel Bonding。