仅对英特尔可见 — GUID: apn1484178689558
Ixiasoft
仅对英特尔可见 — GUID: apn1484178689558
Ixiasoft
7.2.3. 功能寄存器(Capability Registers)
读取功能寄存器不需要总线仲裁(bus arbitration)。您可以在校准期间读取它们。
若要使用功能寄存器检查校准状态,当生成Native PHY或PLL IP core时,必须使能功能寄存器。要使能功能寄存器,需要在Dynamic Reconfiguration选项卡下选择Enable capability registers选项。
硬核PHY的tx_cal_busy和rx_cal_busy信号来自同一个硬件,并且在校准期间同时更改状态(高/低)。通过定义寄存器比特0x481[5:4]可以解决这个问题。这防止了TX通道被RX校准影响,或者RX通道被TX校准影响。如果想要在RX校准期间不改变rx_cal_busy,那么必须要在总线返回到PreSICE之前,将0x481[5] 设置成0x0。由于RX校准,通道TX不会被复位。如果想要在RX校准期间不改变tx_cal_busy,那么必须要在总线返回到PreSICE之前,将0x481[4] 设置成0x0。由于RX校准,通道TX不会被复位。如果意外地将0x00写入到0x481[5:4],那么tx_cal_busy和rx_cal_busy输出端口永远不会被激活至高电平。0x481[1:0]寄存器都没有置位。 当包括通道合并或当一个TX单工和一个RX单工合并为一个物理通道时,无法使能此功能。
构建自定义门级逻辑以分离tx_cal_busy和rx_cal_busy信号的规则
- tx_cal_busy_out_en信号使能tx_cal_busy输出。
- rx_cal_busy_out_en信号使能rx_cal_busy输出。
- 上电后,tx_cal_busy_out_en和rx_cal_busy_out_en应该被设为“1”。
- 在正常操作时:
- 校准RX时,将tx_cal_busy_out_en设为“0”,将rx_cal_busy_out_en设为“1”,禁用tx_cal_busy,这样,校准RX时,TX不会复位。
- 校准TX时,将rx_cal_busy_out_en设为“0”,将tx_cal_busy_out_en设为“1”,禁用rx_cal_busy,这样,校准TX时,RX不会复位。
您可以使用PMA 0x481[2]寄存器通过 Avalon® memory-mapped interface重配置来检查总线仲裁。无论是否在Dynamic Reconfiguration选项卡中使能了Separate reconfig_waitrequest from the status of AVMM arbitration with PreSICE,都可以使用此功能。ATX PLL和fPLL使用0x480[2]寄存器用于总线仲裁状态。
比特 | 说明 |
---|---|
0x481[5] | PMA通道rx_cal_busy输出使能。51上电默认值为0x1。 0x1:每当运行PMA TX或者RX校准时,rx_cal_busy输出和0x481[1]就被置高。 0x0:rx_cal_busy输出或者0x481[1]从不会置为高电平。 |
0x481[4] | PMA通道tx_cal_busy输出使能。上电默认值是0x1。 0x1:每当运行PMA TX或者RX校准时,tx_cal_busy输出和0x481[0]就被置高。 0x0:tx_cal_busy输出或者0x481[0]从不会置为高电平。 |
0x481[2] | PreSICE Avalon® memory-mapped interface控制。此寄存器用于检查谁控制总线,不管是使能或禁用separate reconfig_waitrequest from the status of Avalon® memory-mapped interface arbitration with PreSICE。 0x1:PreSICE控制内部配置总线。 0x0:用户可以控制内部配置总线。 |
0x481[1] | PMA通道rx_cal_busy高电平有效 0x1:PMA RX校准正在运行 0x0:PMA RX校准完成 |
0x481[0] | PMA通道tx_cal_busy高电平有效 0x1:PMA TX校准正在运行 0x0:PMA TX校准完成 |
比特 | 说明 |
---|---|
0x480[2] | PreSICE Avalon® memory-mapped interface控制。此寄存器用于检查谁控制总线,不管是使能或禁用separate reconfig_waitrequest from the status of Avalon® memory-mapped interface arbitration with PreSICE。 0x1:PreSICE控制内部配置总线。 0x0:用户可以控制内部配置总线。 |
0x480[1] | ATX PLL pll_cal_busy 0x1:ATX PLL校准正在运行 0x0:ATX PLL校准完成 |
比特 | 说明 |
---|---|
0x480[2] | PreSICE Avalon® memory-mapped interface控制 0x1: PreSICE控制内部配置总线。此寄存器用于检查谁控制总线,不管是使能或禁用separate reconfig_waitrequest from the status of Avalon® memory-mapped interface arbitration with PreSICE。 0x0:用户可以控制内部配置总线。 |
0x480[1] | fPLL pll_cal_busy 0x1:fPLL校准正在运行 0x0:fPLL校准完成 |
比特 | 说明 |
---|---|
0x480[2] | PreSICE Avalon® memory-mapped interface控制。此寄存器用于检查谁控制总线,不管是使能或禁用separate reconfig_waitrequest from the status of Avalon® memory-mapped interface arbitration with PreSICE。 0x1:PreSICE控制内部配置总线。 0x0:用户可以控制内部配置总线。 |
0x480[1] | CMU PLL pll_cal_busy 0x1:CMU PLL校准正在运行 0x0:CMU PLL校准完成 |