仅对英特尔可见 — Ixiasoft
仅对英特尔可见 — Ixiasoft
2.4.2.1.1. 使用Standard PCS进行字对齐
要实现接收器字对齐,请在以下其中一种模式下使用Standard PCS的word aligner:
- RX data bitslip
- Manual mode
- Synchronous State Machine
- Deterministic Latency Mode
- Word alignment in GbE Mode
RX比特滑移(RX Bitslip)
要使用RX比特滑移,需要选择Enable rx_bitslip port并将word aligner模式设为bitslip。这将rx_bitslip作为一个输入控制端口进行添加。rx_bitslip上的一个active high边沿会一次滑移一个比特。当rx_bitslip翻转时,word aligner在每个active high边沿一次滑移一个比特。置位rx_bitslip信号至少200 ns以确保它穿过较慢的相位寄存器。通过监控rx_parallel_data可以验证此功能。
RX比特滑移功能是可选的,使能与否都可以。
关于详细信息,请参考Word Aligner bitslip Mode部分。
字对齐器手动模式(Word Aligner Manual Mode)
请参考 Intel® Stratix® 10 (L/H-Tile) Word Aligner Bitslip Calculator,根据字对齐码型和长度计算实现对齐所需的滑移(slip)数量。若要使用此模式:
- 将RX word aligner mode设置成Manual (FPGA Fabric controlled)。
- 根据PCS-PMA接口宽度设置RX word aligner pattern length选项。
- 在RX word aligner pattern (hex)字段输入一个十六进制值。
此模式添加rx_patterndetect和rx_syncstatus。您可以选择Enable rx_std_wa_patternalign port选项来使能rx_std_wa_patternalign。
- 当存在码型匹配时,rx_patterndetect就会被置位。
- rx_patterndetect变为高电平后的3个clkout周期,对齐器实现同步后,rx_syncstatus置位。
- rx_std_wa_patternalign被置位以重新对齐和重新同步。
- 如果设计中有多个通道,那么rx_patterndetect,rx_syncstatus和rx_std_wa_patternalign会变成总线,其中每个比特对应一个通道。
通过监控rx_parallel_data可以验证此功能。
下面的时序图演示了如何使用端口并显示了各种控制和状态信号之间的关系。在顶部波形中, rx_parallel_data最初未被对齐。在置位rx_std_wa_patternalign信号后,它变为对齐的。底部波形显示了当rx_parallel_data已经对齐时的rx_syncstatus信号的行为。
在手动对齐模式下,通过rx_std_wa_patternalign输入信号或者rx_enapatternalign寄存器对字对齐操作进行手动控制。字对齐操作对rx_enapatternalign是电平敏感的。只要字对齐器重新对齐到新的字边界,字对齐器就会置位rx_syncstatus信号一个并行时钟周期。
关于详细信息,请参考Word Aligner Manual Mode部分。
字对齐器同步状态机模式
若要使用此模式:
- 选择Enable TX 8B/10B encoder选项。
- 选择Enable RX 8B/10B decoder选项。
8B/10B编码器和解码器增添以下附加端口:
- tx_datak
- rx_datak
- rx_errdetect
- rx_disperr
- rx_runningdisp
- 将RX word aligner mode设置成synchronous state machine。
- 根据PCS-PMA接口宽度设置RX word aligner pattern length选项。
- 在RX word aligner pattern (hex)字段输入一个十六进制值。
RX字对齐器码型是数据码型的8B/10B编码版本。您还可以指定实现同步的字对齐码型的数量(LSB优先),失去同步的无效数据字的数量,以及减少错误数量的有效数据字的数量。此模式添加了两个额外端口: rx_patterndetect和rx_syncstatus。
- 当存在码型匹配时,rx_patterndetect就会被置位。
- rx_patterndetect变为高电平后的3个clkout周期,对齐器实现同步后,rx_syncstatus置位。
- 如果设计中有多个通道,那么tx_datak,rx_datak,rx_errdetect,rx_disperr,rx_runningdisp,rx_patterndetect和rx_syncstatus会变成总线,其中每个比特对应一个通道。
通过监控rx_parallel_data可以验证此功能。
关于详细信息,请参考Word Aligner Synchronous State Machine Mode部分。
CPRI确定性延迟模式下的字对齐器
当使用确定性延迟状态机模式时,复位流程完成后置位rx_std_wa_patternalign以启动码型对齐。除了一种情况外,在所有情况下都是边沿触发信号:当字对齐器处于手动模式下,并且PMA宽度是10比特,在这种情况下,rx_std_wa_patternalign是电平敏感的。
通过Word Aligner计算延迟
- Deterministic Latency State Machine (DLSM)
- Synchronous State Machine (SSM)
- Manual mode
- RX Bitslip mode
GbE模式中的字对齐
当接收器接收三个连续同步有序集时, Intel® Quartus® Prime Pro Edition软件自动对同步状态机进行配置以表明同步。一个同步有序集是一个/K28.5/代码组,后面紧跟着一个奇数数量的有效/Dx.y/代码组。接收器实现同步的最快方法是接收三个连续的{/K28.5/, /Dx.y/}有序集。
Native PHY IP core发送信号表明每个通道的rx_syncstatus端口上的接收器同步状态。rx_syncstatus端口上的一个高电平表明通道被同步;rx_syncstatus端口上的一个低电平表明通道已失去同步。当接收器检测到三个无效的代码组被少于三个有效的代码组分开时,或者接收器被复位时,接收器失去同步。
同步状态机参数 | 设置 |
---|---|
Number of word alignment patterns to achieve sync | 3 |
Number of invalid data words to lose sync | 3 |
Number of valid data words to decrement error count | 3 |
下图显示了当三个连续有序集通过rx_parallel_data发送时rx_syncstatus为高电平。