仅对英特尔可见 — GUID: dvw1484165403741
Ixiasoft
2.3.1. 协议预置
2.3.2. GXT通道
2.3.3. 常规参数和数据通道参数
2.3.4. PMA参数
2.3.5. PCS-Core接口参数
2.3.6. 模拟PMA设置参数
2.3.7. Enhanced PCS参数
2.3.8. Standard PCS参数
2.3.9. PCS Direct数据通路参数
2.3.10. 动态重配置参数
2.3.11. 生成选项参数
2.3.12. PMA,校准和复位端口
2.3.13. PCS-Core接口端口
2.3.14. 增强PCS端口
2.3.15. 标准PCS端口
2.3.16. 收发器PHY PCS-to-Core接口参考端口映射
2.3.17. IP Core文件位置
2.5.1.1. PIPE的收发器通道数据通路
2.5.1.2. 支持的PIPE特性
2.5.1.3. 如何连接PIPE Gen1、Gen2和Gen3模式的TX PLL
2.5.1.4. 如何在 Intel® Stratix® 10收发器中实现PCI Express (PIPE)
2.5.1.5. PIPE的Native PHY IP Core参数设置
2.5.1.6. 用于PIPE的fPLL IP Core参数设置
2.5.1.7. 用于PIPE的ATX PLL IP Core参数设置
2.5.1.8. 用于PIPE的Native PHY IP Core端口
2.5.1.9. 用于PIPE的fPLL端口
2.5.1.10. 用于PIPE的ATX PLL端口
2.5.1.11. 到TX去加重的预置映射(Preset Mappings to TX De-emphasis)
2.5.1.12. 如何对PIPE配置布局通道
2.5.1.13. Gen3的链路均衡
2.5.1.14. 时序收敛建议
6.1. 重配置通道和PLL模块
6.2. 与重配置接口进行交互
6.3. 多个重配置设置文件(Multiple Reconfiguration Profiles)
6.4. 仲裁(arbitration)
6.5. 动态重配置的建议
6.6. 执行动态重配置的步骤
6.7. 直接重配置流程
6.8. Native PHY IP或PLL IP Core指导的重配置流程
6.9. 特殊情况的重配置流程
6.10. 更改模拟PMA设置
6.11. 端口和参数
6.12. 多个IP模块之间的动态重配置接口合并
6.13. 嵌入式调试功能
6.14. 时序收敛建议
6.15. 不支持的功能
6.16. 收发器寄存器映射
6.17. 重配置接口和动态重配置修订历史
7.5.1. 重新校准一个双工通道(PMA TX和PMA RX)
7.5.2. 仅在双工通道中重新校准PMA RX
7.5.3. 仅在双工通道中重新校准PMA TX
7.5.4. 在没有合并到同一物理通道的单工TX的情况下重新校准PMA单工RX
7.5.5. 在没有合并到同一物理通道的单工RX的情况下重新校准PMA单工TX
7.5.6. 仅重新校准单工TX合并的物理通道中的PMA单工RX
7.5.7. 仅重新校准单工RX合并的物理通道中的PMA单工TX
7.5.8. 重新校准fPLL
7.5.9. 重新校准ATX PLL
7.5.10. 当CMU PLL用作TX PLL时,重新校准CMU PLL
仅对英特尔可见 — GUID: dvw1484165403741
Ixiasoft
2.3.14.1. 增强型PCS TX和RX控制端口
本节介绍不同协议配置的tx_control和rx_control比特编码。
当Enable simplified data interface为ON时,下表中显示的所有未使用端口将显示为单独的端口。例如:显示为unused_tx_control/unused_rx_control端口。
增强型PCS TX控制端口比特编码
注: 当使用双倍速率传输时,请参考Transceiver PHY PCS-to-Core Interface Reference Port Mapping部分。
名称 | 比特 | 功能 | 说明 |
---|---|---|---|
tx_control | [1:0] | 同步头(synchronous header) | 值2'b01表明一个数据字。值2'b10表明一个控制字。 |
[2] | 反转控制(inversion control) | 逻辑低表示Enhanced PCS中的内置差异生成器模块保持Interlaken运行差异。 | |
[7:3] | 未使用 | ||
[8] | 插入同步头错误或CRC32 | 您可以使用此比特插入同步头错误或CRC32错误。该功能类似于tx_err_ins。有关更多详细信息,请参考Interlaken Frame Generator, Synchronizer and CRC32表中的tx_err_ins信号描述。 |
名称 | 比特 | 功能 |
---|---|---|
tx_control | [0] | parallel_data[7:0]的XGMII控制信号 |
[1] | parallel_data[15:8]的XGMII控制信号 | |
[2] | parallel_data[23:16]的XGMII控制信号 | |
[3] | parallel_data[31:24]的XGMII控制信号 | |
[4] | parallel_data[39:32]的XGMII控制信号 | |
[5] | parallel_data[47:40]的XGMII控制信号 | |
[6] | parallel_data[55:48]的XGMII控制信号 | |
[7] | parallel_data[63:56]的XGMII控制信号 | |
[8] | 未使用 |
名称 | 比特 | 功能 | 说明 |
---|---|---|---|
tx_control | [1:0] | 同步头(synchronous header) | 值2'b01表明一个数据字。值2'b10表明一个控制字。 |
[8:2] | 未使用 |
名称 | 比特 | 功能 | 说明 |
---|---|---|---|
tx_control | [1:0] | 同步头(synchronous header) | 值2'b01表明一个数据字。值2'b10表明一个控制字。 |
[2] | 反转控制(inversion control) | 逻辑低表示Enhanced PCS中的内置差异生成器模块保持运行差异。 |
增强型PCS RX控制端口比特编码
名称 | 比特 | 功能 | 说明 |
---|---|---|---|
rx_control | [1:0] | 同步头(synchronous header) | 值2'b01表明一个数据字。值2'b10表明一个控制字。 |
[2] | 反转控制(inversion control) | 逻辑低表示Enhanced PCS中的内置差异生成器模块保持Interlaken运行差异。在当前实现中,此比特始终为逻辑低(1'b0)。 | |
[3] | payload word位置 | 逻辑高(1'b1)表明metaframe中payload word的位置。 | |
[4] | synchronization word位置 | 逻辑高(1'b1)表明metaframe中synchronization word的位置。 | |
[5] | scrambler state word位置 | 逻辑高(1'b1)表明metaframe中scrambler word的位置。 | |
[6] | SKIP word位置 | 逻辑高(1'b1)表明metaframe中SKIP word的位置。 | |
[7] | diagnostic word位置 | 逻辑高(1'b1)表明metaframe中diagnostic word的位置。 | |
[8] | 同步头错误,元帧错误或CRC32错误状态 | 逻辑高(1'b1)表明同步头错误,元帧错误或CRC32错误状态。 | |
[9] | 模块锁定和帧锁定状态 | 逻辑高(1'b1)表明已经实现模块锁定和帧锁定。 |
名称 | 比特 | 功能 |
---|---|---|
rx_control | [0] | parallel_data[7:0]的XGMII控制信号 |
[1] | parallel_data[15:8]的XGMII控制信号 | |
[2] | parallel_data[23:16]的XGMII控制信号 | |
[3] | parallel_data[31:24]的XGMII控制信号 | |
[4] | parallel_data[39:32]的XGMII控制信号 | |
[5] | parallel_data[47:40]的XGMII控制信号 | |
[6] | parallel_data[55:48]的XGMII控制信号 | |
[7] | parallel_data[63:56]的XGMII控制信号 | |
[9:8] | Unused |
名称 | 比特 | 功能 | 说明 |
---|---|---|---|
rx_control | [1:0] | 同步头(synchronous header) | 值2'b01表明一个数据字。值2'b10表明一个控制字。 |
[7:2] | 未使用 | ||
[9:8] | 未使用 |
名称 | 比特 | 功能 | 说明 |
---|---|---|---|
rx_control | [1:0] | 同步头(synchronous header) | 值2'b01表明一个数据字。值2'b10表明一个控制字。 |
[2] | 反转控制(inversion control) | 逻辑低表示Enhanced PCS中的内置差异生成器模块保持运行差异。 |