仅对英特尔可见 — GUID: fdu1496260239037
Ixiasoft
2.3.1. 协议预置
2.3.2. GXT通道
2.3.3. 常规参数和数据通道参数
2.3.4. PMA参数
2.3.5. PCS-Core接口参数
2.3.6. 模拟PMA设置参数
2.3.7. Enhanced PCS参数
2.3.8. Standard PCS参数
2.3.9. PCS Direct数据通路参数
2.3.10. 动态重配置参数
2.3.11. 生成选项参数
2.3.12. PMA,校准和复位端口
2.3.13. PCS-Core接口端口
2.3.14. 增强PCS端口
2.3.15. 标准PCS端口
2.3.16. 收发器PHY PCS-to-Core接口参考端口映射
2.3.17. IP Core文件位置
2.5.1.1. PIPE的收发器通道数据通路
2.5.1.2. 支持的PIPE特性
2.5.1.3. 如何连接PIPE Gen1、Gen2和Gen3模式的TX PLL
2.5.1.4. 如何在 Intel® Stratix® 10收发器中实现PCI Express (PIPE)
2.5.1.5. PIPE的Native PHY IP Core参数设置
2.5.1.6. 用于PIPE的fPLL IP Core参数设置
2.5.1.7. 用于PIPE的ATX PLL IP Core参数设置
2.5.1.8. 用于PIPE的Native PHY IP Core端口
2.5.1.9. 用于PIPE的fPLL端口
2.5.1.10. 用于PIPE的ATX PLL端口
2.5.1.11. 到TX去加重的预置映射(Preset Mappings to TX De-emphasis)
2.5.1.12. 如何对PIPE配置布局通道
2.5.1.13. Gen3的链路均衡
2.5.1.14. 时序收敛建议
6.1. 重配置通道和PLL模块
6.2. 与重配置接口进行交互
6.3. 多个重配置设置文件(Multiple Reconfiguration Profiles)
6.4. 仲裁(arbitration)
6.5. 动态重配置的建议
6.6. 执行动态重配置的步骤
6.7. 直接重配置流程
6.8. Native PHY IP或PLL IP Core指导的重配置流程
6.9. 特殊情况的重配置流程
6.10. 更改模拟PMA设置
6.11. 端口和参数
6.12. 多个IP模块之间的动态重配置接口合并
6.13. 嵌入式调试功能
6.14. 时序收敛建议
6.15. 不支持的功能
6.16. 收发器寄存器映射
6.17. 重配置接口和动态重配置修订历史
7.5.1. 重新校准一个双工通道(PMA TX和PMA RX)
7.5.2. 仅在双工通道中重新校准PMA RX
7.5.3. 仅在双工通道中重新校准PMA TX
7.5.4. 在没有合并到同一物理通道的单工TX的情况下重新校准PMA单工RX
7.5.5. 在没有合并到同一物理通道的单工RX的情况下重新校准PMA单工TX
7.5.6. 仅重新校准单工TX合并的物理通道中的PMA单工RX
7.5.7. 仅重新校准单工RX合并的物理通道中的PMA单工TX
7.5.8. 重新校准fPLL
7.5.9. 重新校准ATX PLL
7.5.10. 当CMU PLL用作TX PLL时,重新校准CMU PLL
仅对英特尔可见 — GUID: fdu1496260239037
Ixiasoft
2.4.4.4.2. 如何使能ODI
此过程通过 Avalon® memory-mapped interface使能ODI,使您能够查看眼图。
- 如果器件是H-tile产品,并且使能了背景校准,那么要禁用背景校准:
- 将0x542[0]设为0x0。
- 读取0x481[2],直到它变成0x0。
- I如果RX自适应(adaptation)模式设为manual23,那么将0x148[0]设为0x1,从复位状态释放自适应(adaptation)。否则,跳过此步骤。
- 将0x169[6]设为0x1以使能计数器对错误比特进行检测。
- 将0x168[0]设为0x1以使能ODI的串行比特检查器。
- 如果DFE使能 24:
- 将0x169[2]设置成0x1以使能DFE推测。
- 将0x149[5:0]设置成0x07以读取DFE抽头标志(tap sign)。
- 读取0x17F[6] 25,并将其存储为DFE_tap1_sign。
- 如果DFE禁用24:
- 将0x169[2]设置成0x0以禁用DFE推测。
- 在每个水平或垂直点组合处停止之前,通过设置要计数的比特数以在ODI运行时和BER分辨率之间进行权衡。将{0x169[1:0], 0x168[5]}设置为:
- 计数到216: 0x0。
- 计数到106: 0x1。
- 计数到107: 0x2。
- 计数到108: 0x3。
- 计数到3 x 108: 0x4。
- 计数到109: 0x5。
- 计数到232: 0x6。
- 将0x158[5]设为0x1以使能串行比特检查器控制。
- 将0x12D[4]设置为0x0以禁用从DFE到 Avalon® memory-mapped interface testmux的路径。
- 如果器件是H-tile产品,那么通过将寄存器{0x145[7], 0x144[7]}设置成下表中的对应值来配置所需数据速率的ODI带宽。
表 93. H-Tile产品的ODI带宽数据速率设置 数据速率 寄存器设置 > 25 Gbps 0x0 25 Gbps ≥ data rate > 16 Gbps 0x2 16 Gbps ≥ data rate > 10 Gbps 0x1 Data rate ≤ 10 Gbps 0x3 - 如果器件不是H-tile产品,那么通过将寄存器{0x145[7], 0x144[7]}设置成下表中的对应值来配置所需数据速率的ODI带宽。
表 94. 非H-Tile产品的ODI带宽数据速率设置 数据速率 寄存器设置 > 20 Gbps 0x0 20 Gbps ≥ data rate > 12.5 Gbps 0x2 12.5 Gbps ≥ data rate > 6.5 Gbps 0x1 Data rate ≤ 6.5 Gbps 0x3 - 将0x144[6:4]设置成0x0以将ODI相位插值器设置成128。
- 将0x140[5:3]设置成0x0以禁止ODI测试码型生成器。
- 将0x13C[0]设置成0x0,然后将其设置成0x1进行复位,然后释放串行比特检查器控制逻辑上的复位。
- 将0x171[4:1]设置成0xB,配置 Avalon® memory-mapped interface testmux以读取ODI计数器值。
为了节省时间,您可以在垂直相位设置为零的情况下扫描128个相位步长的水平眼图张开度。这有助于确定眼睛睁开的程度。然后,您可以执行精细的水平或垂直眼图扫描以捕获二维眼图。
23 通过读取0x161[5]来确定RX自适应模式。当0x161[5] = 1时,RX自适应在manual模式下。
24 通过读取0x161[6]来确定DFE模式。当0x161[6] = 1时,DFE禁用。
25 在设置寄存器0x149[5:0]和读取0x17E或者0x17之间等待25 µs。