仅对英特尔可见 — GUID: crh1484165434416
Ixiasoft
仅对英特尔可见 — GUID: crh1484165434416
Ixiasoft
2.3.15. 标准PCS端口
在下表中,变量代表这些参数:
- <n>—通道的数量
- <w>—接口宽度
- <d>—串化因子
- <s>—符号大小
- <p>—PLL的数量
名称 | 方向 | 时钟域 | 说明 |
---|---|---|---|
rx_std_rmfifo_full[<n>-1:0] | Output |
Asynchronous SSR17 |
速率匹配FIFO满标志。置位时速率匹配FIFO是满的。您必须同步此信号。此端口仅用于GigE模式。 |
rx_std_rmfifo_empty[<n>-1:0] | Output |
Asynchronous SSR17 |
速率匹配FIFO空标志。置位时速率匹配FIFO是空的。您必须同步此信号。此端口仅用于GigE模式。 |
rx_rmfifostatus[<2*n>-1:0] | Output |
Asynchronous |
表明FIFO状态。下面编码定义为:
如果简化的数据接口被禁用,那么rx_rmfifostatus是rx_parallel_data的一部分。对于大多数配置,rx_rmfifostatus对应于rx_parallel_data[14:13]。请参考 Transceiver PHY PCS-to-Core Interface Reference Port Mapping部分对特定收发器配置标识到rx_parallel_data的端口映射。 |
名称 | 方向 | 时钟域 | 说明 |
---|---|---|---|
tx_datak | Input |
tx_clkout |
如果使能了8B/10B并且设置了简化的数据接口,那么会显示tx_datak。为1时,表明tx_parallel_data的8B/10B编码字是控制。为0时,表明tx_parallel_data的8B/10B编码字是数据。 对于禁用简化数据接口的大部分配置,tx_datak对应于tx_parallel_data[8]。 对于禁用双速率传输模式的10-bit PMA宽度或者使能双速率传输模式和使能Byte Serializer的20-bit PMA宽度,tx_datak对应于tx_parallel_data[8]和tx_parallel_data[19]。 对于禁用双速率传输模式和使能Byte Serializer的20-bit PMA宽度,tx_datak对应于tx_parallel_data[8],tx_parallel_data[19],tx_parallel_data[48]和tx_parallel_data[59]。 如果简化的数据接口被禁用,那么rx_rmfifostatus是rx_parallel_data的一部分。对于大多数配置,rx_rmfifostatus[1:0]对应于rx_parallel_data[14:13]。请参考Transceiver PHY PCS-to-Core Interface Reference Port Mapping部分对特定收发器配置标识到rx_parallel_data的端口映射。 |
tx_forcedisp[<n>(<w>/<s>-1:0] | Input |
Asynchronous |
只有在8B/10B,8B/10B差异控制和简化数据接口使能的情况下才会显示tx_forcedisp。此信号使您能够强制8B/10B编码器的差异。为"1"时,强制输出数据的差异为tx_dispval上驱动的值。为"0"时,当前运行的差异继续。 对于禁用简化数据接口的大部分配置,tx_forcedisp对应于tx_parallel_data[9]。 对于禁用双速率传输模式的10-bit PMA宽度或者使能双速率传输模式和使能Byte Serializer的20-bit PMA宽度,tx_forcedisp对应于tx_parallel_data[9]和tx_parallel_data[20]。 对于禁用双速率传输模式和使能Byte Serializer的20-bit PMA宽度,tx_forcedisp对应于tx_parallel_data[9],tx_parallel_data[20],tx_parallel_data[49]和tx_parallel_data[60]。 如果简化的数据接口被禁用,那么rx_rmfifostatus是rx_parallel_data的一部分。对于大多数配置,rx_rmfifostatus对应于rx_parallel_data[14:13]。请参考 Transceiver PHY PCS-to-Core Interface Reference Port Mapping部分对特定收发器配置标识到rx_parallel_data的端口映射。 |
tx_dispval[<n>(<w>/<s>-1:0] | Input |
Asynchronous |
如果8B/10B,8B/10B差异控制和简化数据接口已使能,那么tx_dispval会显示。指定数据的差异。为0时,表示正差异,为1时,表示负差异。 对于禁用简化数据接口的大部分配置,tx_dispval对应于tx_parallel_data[10]。 对于禁用双速率传输模式的10-bit PMA宽度或者使能双速率传输模式和使能Byte Serializer的20-bit PMA宽度,tx_forcedisp对应于tx_parallel_data[10]和tx_parallel_data[21]。 对于禁用双速率传输模式和使能Byte Serializer的20-bit PMA宽度,tx_dispval对应于tx_parallel_data[10],tx_parallel_data[21],tx_parallel_data[50]和tx_parallel_data[61]。 如果简化的数据接口被禁用,那么rx_rmfifostatus是rx_parallel_data的一部分。对于大多数配置,rx_rmfifostatus对应于rx_parallel_data[14:13]。请参考 Transceiver PHY PCS-to-Core Interface Reference Port Mapping部分对特定收发器配置标识到rx_parallel_data的端口映射。 |
rx_datak[<n><w>/<s>-1:0] | Output |
rx_clkout |
如果使能了8B/10B并且设置了简化的数据接口,那么会显示rx_datak。为1时,表明rx_parallel_data的8B/10B解码字是控制。为0时,表明rx_parallel_data的8B/10B解码字是数据。 对于禁用简化数据接口的大部分配置,rx_datak对应于rx_parallel_data[8]。 对于禁用双速率传输模式的10-bit PMA宽度或者使能双速率传输模式和使能Byte Serializer的20-bit PMA宽度,rx_datak对应于rx_parallel_data[8]和rx_parallel_data[24]。 对于禁用双速率传输模式和使能Byte Serializer的20-bit PMA宽度,rx_datak对应于rx_parallel_data[8],rx_parallel_data[24],rx_parallel_data[48]和tx_parallel_data[64]。 如果简化的数据接口被禁用,那么rx_rmfifostatus是rx_parallel_data的一部分。对于大多数配置,rx_rmfifostatus对应于rx_parallel_data[14:13]。请参考 Transceiver PHY PCS-to-Core Interface Reference Port Mapping部分对特定收发器配置标识到rx_parallel_data的端口映射。 |
rx_errdetect[<n><w>/<s>-1:0] | Output | 与驱动FIFO的读取侧的时钟同步(rx_coreclkin 或rx_clkout) |
置位时表明在接收的代码组中检测到了代码组违规。与rx_disperr信号一起使用以区分代码组违规和差异错误。rx_errdetect/rx_disperr的代码定义如下:
如果简化的数据接口被禁用,那么rx_rmfifostatus是rx_parallel_data的一部分。对于大多数配置,rx_rmfifostatus对应于rx_parallel_data[14:13]。请参考 Transceiver PHY PCS-to-Core Interface Reference Port Mapping部分对特定收发器配置标识到rx_parallel_data的端口映射。 |
rx_disperr[<n><w>/<s>-1:0] | Output | 与驱动FIFO的读取侧的时钟同步(rx_coreclkin 或rx_clkout) |
置位时表明接收的代码组中的一个差异错误。 对于禁用简化数据接口的大多数配置,rx_disperr对应于rx_parallel_data[11]。 对于禁用双速率传输模式的10-bit PMA宽度或者使能双速率传输模式和使能Byte Serializer的20-bit PMA宽度,rx_disperr对应于rx_parallel_data[11]和rx_parallel_data[27]。 对于禁用双速率传输模式和使能Byte Serializer的20-bit PMA宽度,rx_disperr对应于rx_parallel_data[11],rx_parallel_data[27],rx_parallel_data[51]和rx_parallel_data[67]。 如果简化的数据接口被禁用,那么rx_rmfifostatus是rx_parallel_data的一部分。对于大多数配置,rx_rmfifostatus对应于rx_parallel_data[14:13]。请参考Transceiver PHY PCS-to-Core Interface Reference Port Mapping部分对特定收发器配置标识到rx_parallel_data的端口映射。 |
rx_runningdisp[<n><w>/<s>-1:0] | Output | 与驱动FIFO的读取侧的时钟同步(rx_coreclkin 或rx_clkout) |
为高电平时,表明接收到了负差异的rx_parallel_data。为低电平时,表明接收到了正差异的rx_parallel_data。 对于禁用简化数据接口的大多数配置,rx_runningdisp对应于rx_parallel_data[15]。 对于禁用双速率传输模式的10-bit PMA宽度或者使能双速率传输模式和使能Byte Serializer的20-bit PMA宽度,rx_runningdisp对应于rx_parallel_data[15]和rx_parallel_data[31]。 对于禁用双速率传输模式和使能Byte Serializer的20-bit PMA宽度,rx_runningdisp对应于rx_parallel_data[15],rx_parallel_data[31],rx_parallel_data[55]和rx_parallel_data[71]。 如果简化的数据接口被禁用,那么rx_rmfifostatus是rx_parallel_data的一部分。对于大多数配置,rx_rmfifostatus对应于rx_parallel_data[14:13]。请参考Transceiver PHY PCS-to-Core Interface Reference Port Mapping部分对特定收发器配置标识到rx_parallel_data的端口映射。 |
rx_patterndetect[<n><w>/<s>-1:0] | Output | Asynchronous | 置位时,表明在当前字边界中已经检测到编程的字对齐码型。 请参考"Word Alignment Using the Standard PCS"部分来了解详细信息。 对于禁用简化数据接口的大多数配置,rx_patterndetect对应于rx_parallel_data[12]。 对于禁用双速率传输模式的10-bit PMA宽度或者使能双速率传输模式和使能Byte Serializer的20-bit PMA宽度, rx_patterndetect对应于rx_parallel_data[12]和rx_parallel_data[28]。 对于禁用双速率传输模式和使能Byte Serializer的20-bit PMA宽度,rx_patterndetect对应于rx_parallel_data[12],rx_parallel_data[28],rx_parallel_data[52]和rx_parallel_data[68]。 如果简化的数据接口被禁用,那么rx_rmfifostatus是rx_parallel_data的一部分。对于大多数配置,rx_rmfifostatus对应于rx_parallel_data[14:13]。请参考Transceiver PHY PCS-to-Core Interface Reference Port Mapping部分对特定收发器配置标识到rx_parallel_data的端口映射。 |
rx_syncstatus[<n><w>/<s>-1:0] | Output | Asynchronous | 置位时表明满足同步锁需要的条件。 请参考"Word Alignment Using the Standard PCS"部分来了解详细信息。 rx_syncstatus是一条取决于并行数据宽度的总线。例如,当并行数据宽度为32比特时,rx_syncstatus是一条4比特总线。最终预期值为1'hf,表示32比特并行字中的正确位置上识别出控制字符。 对于禁用简化数据接口的大多数配置,rx_syncstatus对应于 rx_parallel_data[10]。 对于禁用双速率传输模式的10-bit PMA宽度或者使能双速率传输模式和使能Byte Serializer的20-bit PMA宽度,rx_syncstatus对应于rx_parallel_data[10]和rx_parallel_data[26]。 对于禁用双速率传输模式和使能Byte Serializer的20-bit PMA宽度,rx_syncstatus对应于rx_parallel_data[10],rx_parallel_data[26],rx_parallel_data[50]和rx_parallel_data[66]。 如果简化的数据接口被禁用,那么rx_rmfifostatus是rx_parallel_data的一部分。对于大多数配置,rx_rmfifostatus对应于rx_parallel_data[14:13]。请参考Transceiver PHY PCS-to-Core Interface Reference Port Mapping部分对特定收发器配置标识到rx_parallel_data的端口映射。 |
名称 | 方向 | 时钟域 | 说明 |
---|---|---|---|
tx_std_bitslipboundarysel[5 <n>-1:0] | Input | Asynchronous SSR17 |
比特滑移边界选择信号。指定TX bit slipper必须滑移的比特数。 |
rx_std_bitslipboundarysel[5 <n>-1:0] | Output | Synchronous to rx_clkout |
此端口在确定性延迟字对齐器模式下使用。它报告RX模块为实现确定性延迟而滑移的比特数。 |
rx_std_wa_patternalign[<n>-1:0] | Input | Asynchronous SSR17 |
当字对齐器置于手动模式下是此端口使能。在手动模式下,通过置位rx_std_wa_patternalign来对齐字。当PCS-PMA接口宽度为10比特时,rx_std_wa_patternalign是电平敏感的。对于所有其它PCS-PMA接口宽度, rx_std_wa_patternalign是正边沿敏感的。 只有在手动或确定性延迟模式下配置字对齐器时才能使用此端口。 当字对齐器处于手动模式,并且PCS-PMA接口宽度为10比特时,这是一个电平敏感信号。在这种情况下,字对齐器会监控字对齐码型的输入数据,并在找到对齐码型时更新字边界。 对于所有其他PCS-PMA接口宽度,此信号是边沿敏感的。此信号使用PCS并行时钟在PCS内部同步,并且应至少置位2个时钟周期以实现同步。 |
rx_std_wa_a1a2size[<n>-1:0] | Input | Asynchronous SSR17 |
用于SONET协议。当必须检测A1和A2成帧字节时置位。 A1和A2是SONET成帧对齐开销字节,仅在PMA数据位宽为8或16比特时使用。 在rx_std_wa_ala2size信号的2 bit中采集2个对齐标记有效状态。当两个标记都匹配时,信号的值为2'b11。 如果简化的数据接口被禁用,那么rx_rmfifostatus是rx_parallel_data的一部分。对于大多数配置,rx_rmfifostatus对应于rx_parallel_data[14:13]。请参考 Transceiver PHY PCS-to-Core Interface Reference Port Mapping部分对特定收发器配置标识到rx_parallel_data的端口映射。 |
rx_bitslip[<n>-1:0] | Input | Asynchronous SSR17 |
当字对齐器处于bitslip模式下时使用。当字对齐器在Manual (FPGA Fabric width controlled),Synchronous State Machine或者Deterministic Latency时,rx_bitslip signal无效,应连接到0。对于rx_std_bitslip信号的每个上升沿,字边界移动1比特。每个bitslip会将最早接收的比特从接收到数据中删除。 |
名称 | 方向 | 时钟域 | 说明 |
---|---|---|---|
rx_std_byterev_ena[<n>-1:0] | Input |
Asynchronous SSR17 |
当PMA宽度为16或20比特时,此控制信号可用。置位时,使能RX接口上的字节倒转。当发送器的数据包的MSB和LSB字节顺序与接收器相反时使用此端口。 |
rx_std_bitrev_ena[<n>-1:0] | Input |
Asynchronous SSR17 |
置位时,在RX接口上使能比特倒转。如果外部传输电路首先发送最高有效比特,那么比特排序可能被倒转。使能时,接收器以相反的顺序接收所有的字。比特倒转电路在字对齐器的输出上进行操作。 |
tx_polinv[<n>-1:0] | Input |
Asynchronous SSR17 |
置位时,TX极性被反转。仅当TX比特极性反转使能时有效。 |
rx_polinv[<n>-1:0] | Input |
Asynchronous SSR17 |
置位时,RX极性被反转。仅当RX比特极性反转使能时有效。 |