仅对英特尔可见 — GUID: kjn1484177759459
Ixiasoft
仅对英特尔可见 — GUID: kjn1484177759459
Ixiasoft
6.8. Native PHY IP或PLL IP Core指导的重配置流程
该配置文件包含地址和相应配置的位值。比较基本配置文件与修改的配置文件之间的差异。这两个文件之间的差异表示从一种配置切换到另一种配置时必须要更改的地址和位值。对不同于基本配置的位值执行一个read-modify-writes操作以获得修改后的配置。
使用IP指导的重配置流程执行动态重配置:
- 对于PMA通道相关的寄存器,请执行Channel Reconfiguration中步骤1到步骤6中的相应步骤,对于PLL相关的寄存器,请执行Steps to Perform Dynamic Reconfiguration下的PLL Reconfiguration中的步骤1到步骤9。
- 对不同于基本配置的所有地址和比特值执行read-modify-write操作。
那些必须被更改才能获得新配置的比特值可能跨越多个地址,例如:在Standard、Enhanced和PCS Direct数据路径之间进行的切换。对于基本配置和修改的配置,很难对这些值进行手动比较,然后构建逻辑来流传输修改的配置中的不同值。可以使用Native PHY/Transmit PLL IP core的多个设置文件功能将参数设置(MIF配置文件)存储到存储器。随着配置内容的保存,可以从存储器中读取并写入内容到目标通道进行重配置。或者,也可以使用Native PHY/Transmit PLL IP core的嵌入式重配置streamer功能,包括使用逻辑来存储独立的设置文件信息以及执行流传输。通过嵌入式重配置streamer,可以减少read-modify-write操作的数量以获得修改后的配置。
使用Embedded Reconfiguration Streamer执行动态重配置:
- 在执行动态重配置的步骤中执行步骤1到13的必要步骤。
- 通过相应的比特对streamer控制寄存器执行read-modify-write操作。
- 以定期间隔轮询streamer状态寄存器比特。状态寄存器比特在重新配置完成时进行指示。