仅对英特尔可见 — GUID: ckz1484177547304
Ixiasoft
2.3.1. 协议预置
2.3.2. GXT通道
2.3.3. 常规参数和数据通道参数
2.3.4. PMA参数
2.3.5. PCS-Core接口参数
2.3.6. 模拟PMA设置参数
2.3.7. Enhanced PCS参数
2.3.8. Standard PCS参数
2.3.9. PCS Direct数据通路参数
2.3.10. 动态重配置参数
2.3.11. 生成选项参数
2.3.12. PMA,校准和复位端口
2.3.13. PCS-Core接口端口
2.3.14. 增强PCS端口
2.3.15. 标准PCS端口
2.3.16. 收发器PHY PCS-to-Core接口参考端口映射
2.3.17. IP Core文件位置
2.5.1.1. PIPE的收发器通道数据通路
2.5.1.2. 支持的PIPE特性
2.5.1.3. 如何连接PIPE Gen1、Gen2和Gen3模式的TX PLL
2.5.1.4. 如何在 Intel® Stratix® 10收发器中实现PCI Express (PIPE)
2.5.1.5. PIPE的Native PHY IP Core参数设置
2.5.1.6. 用于PIPE的fPLL IP Core参数设置
2.5.1.7. 用于PIPE的ATX PLL IP Core参数设置
2.5.1.8. 用于PIPE的Native PHY IP Core端口
2.5.1.9. 用于PIPE的fPLL端口
2.5.1.10. 用于PIPE的ATX PLL端口
2.5.1.11. 到TX去加重的预置映射(Preset Mappings to TX De-emphasis)
2.5.1.12. 如何对PIPE配置布局通道
2.5.1.13. Gen3的链路均衡
2.5.1.14. 时序收敛建议
6.1. 重配置通道和PLL模块
6.2. 与重配置接口进行交互
6.3. 多个重配置设置文件(Multiple Reconfiguration Profiles)
6.4. 仲裁(arbitration)
6.5. 动态重配置的建议
6.6. 执行动态重配置的步骤
6.7. 直接重配置流程
6.8. Native PHY IP或PLL IP Core指导的重配置流程
6.9. 特殊情况的重配置流程
6.10. 更改模拟PMA设置
6.11. 端口和参数
6.12. 多个IP模块之间的动态重配置接口合并
6.13. 嵌入式调试功能
6.14. 时序收敛建议
6.15. 不支持的功能
6.16. 收发器寄存器映射
6.17. 重配置接口和动态重配置修订历史
7.5.1. 重新校准一个双工通道(PMA TX和PMA RX)
7.5.2. 仅在双工通道中重新校准PMA RX
7.5.3. 仅在双工通道中重新校准PMA TX
7.5.4. 在没有合并到同一物理通道的单工TX的情况下重新校准PMA单工RX
7.5.5. 在没有合并到同一物理通道的单工RX的情况下重新校准PMA单工TX
7.5.6. 仅重新校准单工TX合并的物理通道中的PMA单工RX
7.5.7. 仅重新校准单工RX合并的物理通道中的PMA单工TX
7.5.8. 重新校准fPLL
7.5.9. 重新校准ATX PLL
7.5.10. 当CMU PLL用作TX PLL时,重新校准CMU PLL
仅对英特尔可见 — GUID: ckz1484177547304
Ixiasoft
6.2. 与重配置接口进行交互
每个收发器通道和PLL都包含 Avalon® memory-mapped interface重配置。 在通道的PCS,PMA和Embedded Multi-die Interconnect Bridge (EMIB)之间共享通道上的重配置接口。重配置接口提供对每个通道和PLL的可编程空间的直接访问。与通道和PLL重配置接口的通信需要一个 Avalon® memory-mapped interface master。 您可以根据 Avalon® memory-mapped interface master连接到 Avalon® memory-mapped interface重配置的方式,同时或顺序启动每个通道和PLL的动态重配置。然而,您必须在执行重新配置之前检查内部配置总线仲裁。有关从PreSICE请求访问和返回内部配置总线控制权的更多详细信息,请参考Arbitration。
图 229. Intel® Stratix® 10收发器IP Core中的重配置接口
发送PLL实例最多只能有一个重配置接口。与实例不同,Native PHY IP core可以指定多个通道。可以对每个通道使用专用的重配置接口,或者在多个通道中共享单个重配置接口来执行动态重配置。
Avalon® memory-mapped interface主接口与重配置接口进行交互,即,执行 Avalon® memory-mapped interface读取和写入操作来对特定收发器参数进行动态重配置。所有读取和写入操作都必须符合 Avalon® memory-mapped interface规范。
图 230. 重配置接口的顶层信号
用户可访问的 Avalon® memory-mapped interface重配置接口和PreSICE Avalon® memory-mapped interface共享一个内部配置总线。此总线被仲裁以访问通道或PLL的 Avalon® memory-mapped interface。要了解有关请求访问以及从PreSICE返回内部配置总线的控制的详细信息,请参考"Arbitration"部分。