仅对英特尔可见 — GUID: nyd1481883491717
Ixiasoft
仅对英特尔可见 — GUID: nyd1481883491717
Ixiasoft
5.2.1.9. KR FEC模块
Enhanced PCS中的KR FEC模块是按照IEEE 802.3规范的10G-KRFEC和40G-KRFEC设计的。KR FEC实现前向纠错(FEC)子层(PCS子层和PMA子层之间的一个子层)。
大多数数据传输系统(如Ethernet)对于误码率(BER)有最低要求。但是,由于通道中的通道扭曲或噪声,可能无法实现所需的BER。在这些情况下,添加一个前向纠错可以提高系统的BER性能。
FEC子层是可选的,可以旁路。在使用FEC子层时,它可以提供额外余量以允许制造和环境条件方面的变化。FEC可以实现下列目标:
- 支持10GBASE-R/KR和40GBASE-R/KR协议的前向纠错机制
- 支持Ethernet MAC的全双工操作模式
- 支持为10GBASE-R/KR和40GBASE-R/KR协议定义的PCS、PMA和物理介质相关(PMD)子层
通过使用KR FEC可以改善系统的BER性能。
转码编码器(Transcode Encoder)
KR前向纠错(KR FEC)转码编码器模块通过生成转码比特执行64B/66B到65-bit的转码器功能。转码比特由64B/66B编码器后的66个比特组合生成,此编码器由一个2-bit同步头(S0和S1)和一个64-bit有效载荷(D0, D1,…, D63)组成。为确保一个DC平衡码型,通过对第二同步比特S1和有效载荷比特D8执行XOR功能来生成转码字。转码比特成为转码编码器的65-bit码型输出的LSB。
KR FEC编码器
FEC (2112,2080)是一个在IEEE 802.3规范的Clause 74中指定的FEC代码。此代码是一个缩短的循环代码(2112, 2080)。对于每个2080个消息比特的模块,编码器会生成另外32个奇偶校验,总共形成2112个比特。生成器多项式为:
g(x) = x32 + x23 + x21 + x11 + x2 +1
KR FEC加扰器
KR FEC加扰器模块根据生成多项式x58 + x39 +1执行加扰, 此操作是在接收器中建立FEC模块同步并确保DC平衡所必需的。
KR FEC TX Gearbox
KR FEC TX gearbox将65-bit输入字转换为64-bit输出字,将KR FEC编码器与PMA接口连接。此gearbox不同于Enhanced PCS中使用的TX gearbox。KR FEC TX gearbox与FEC模块对齐。由于编码器输出(又称为加扰器输出)有其独特的字大小模式,因此该gearbox是为了处理该模式专门设计的。