仅对英特尔可见 — GUID: cqm1484165225639
Ixiasoft
2.3.1. 协议预置
2.3.2. GXT通道
2.3.3. 常规参数和数据通道参数
2.3.4. PMA参数
2.3.5. PCS-Core接口参数
2.3.6. 模拟PMA设置参数
2.3.7. Enhanced PCS参数
2.3.8. Standard PCS参数
2.3.9. PCS Direct数据通路参数
2.3.10. 动态重配置参数
2.3.11. 生成选项参数
2.3.12. PMA,校准和复位端口
2.3.13. PCS-Core接口端口
2.3.14. 增强PCS端口
2.3.15. 标准PCS端口
2.3.16. 收发器PHY PCS-to-Core接口参考端口映射
2.3.17. IP Core文件位置
2.5.1.1. PIPE的收发器通道数据通路
2.5.1.2. 支持的PIPE特性
2.5.1.3. 如何连接PIPE Gen1、Gen2和Gen3模式的TX PLL
2.5.1.4. 如何在 Intel® Stratix® 10收发器中实现PCI Express (PIPE)
2.5.1.5. PIPE的Native PHY IP Core参数设置
2.5.1.6. 用于PIPE的fPLL IP Core参数设置
2.5.1.7. 用于PIPE的ATX PLL IP Core参数设置
2.5.1.8. 用于PIPE的Native PHY IP Core端口
2.5.1.9. 用于PIPE的fPLL端口
2.5.1.10. 用于PIPE的ATX PLL端口
2.5.1.11. 到TX去加重的预置映射(Preset Mappings to TX De-emphasis)
2.5.1.12. 如何对PIPE配置布局通道
2.5.1.13. Gen3的链路均衡
2.5.1.14. 时序收敛建议
6.1. 重配置通道和PLL模块
6.2. 与重配置接口进行交互
6.3. 多个重配置设置文件(Multiple Reconfiguration Profiles)
6.4. 仲裁(arbitration)
6.5. 动态重配置的建议
6.6. 执行动态重配置的步骤
6.7. 直接重配置流程
6.8. Native PHY IP或PLL IP Core指导的重配置流程
6.9. 特殊情况的重配置流程
6.10. 更改模拟PMA设置
6.11. 端口和参数
6.12. 多个IP模块之间的动态重配置接口合并
6.13. 嵌入式调试功能
6.14. 时序收敛建议
6.15. 不支持的功能
6.16. 收发器寄存器映射
6.17. 重配置接口和动态重配置修订历史
7.5.1. 重新校准一个双工通道(PMA TX和PMA RX)
7.5.2. 仅在双工通道中重新校准PMA RX
7.5.3. 仅在双工通道中重新校准PMA TX
7.5.4. 在没有合并到同一物理通道的单工TX的情况下重新校准PMA单工RX
7.5.5. 在没有合并到同一物理通道的单工RX的情况下重新校准PMA单工TX
7.5.6. 仅重新校准单工TX合并的物理通道中的PMA单工RX
7.5.7. 仅重新校准单工RX合并的物理通道中的PMA单工TX
7.5.8. 重新校准fPLL
7.5.9. 重新校准ATX PLL
7.5.10. 当CMU PLL用作TX PLL时,重新校准CMU PLL
仅对英特尔可见 — GUID: cqm1484165225639
Ixiasoft
2.3.10. 动态重配置参数
动态重配置使您能够在不对器件断电的情况下更改收发器通道和PLL的行为。
每个收发器通道和PLL均包括一个 Avalon® memory-mapped interface从接口用于重配置。此接口提供对每个通道和PLL的可编程地址空间的直接访问。由于每个通道和PLL均包含一个专用的 Avalon® memory-mapped interface从接口,因此可以同时或逐一动态修改通道。如果您的系统不需要同时重配置,那么您可以参数化Transceiver Native PHY IP以共享同一个重配置接口。
您可以使用动态重配置来更改收发器通道和PLL的众多功能和特性。例如,您可以将参考时钟输入更改成TX PLL。您也可以在Standard和Enhanced数据通路之间进行更改。
要使能Native PHY IP core中的 Intel® Stratix® 10收发器工具包功能,则必须使能以下选项:
- Enable dynamic reconfiguration
- Enable Native PHY Debug Master Endpoint
- Enable capability registers
- Enable control and status registers
- Enable PRBS (Pseudo Random Binary Sequence) soft accumulators
参数 | 值 | 说明 |
---|---|---|
Enable dynamic reconfiguration | On/Off | 开启此选项时,使能动态重配置接口。 |
Enable Native PHY Debug Master Endpoint | On/Off | 开启此选项时,Transceiver Native PHY IP包括一个嵌入的Native PHY Debug Master Endpoint (NPDME),从内部连接到 Avalon® memory-mapped interface从接口进行动态重配置。NPDME能够访问收发器的重配置空间。它能够使用System Console通过JTAG执行某些测试和调试功能。对于使用多个通道的配置就,此选项要求您使能Share reconfiguration interface选项。 |
Separate reconfig_waitrequest from the status of AVMM arbitration with PreSICE | On/Off | 使能后,reconfig_waitrequest不通过PreSICE显示 Avalon® memory-mapped interface仲裁的状态。 Avalon® memory-mapped interface仲裁状态会在一个软状态寄存器比特中反映出来。此特性要求使能Optional Reconfiguration Logic下的Enable control and status registers功能。 |
Share reconfiguration interface | On/Off | 开启此选项时,Transceiver Native PHY IP提供一个单一 Avalon® memory-mapped interface从接口,用于对所有通道的动态重配置。在这种配置中,重配置地址总线的[n-1:11]高地址比特指定通道。的信道号是二进制编码的。地址比特[10:0]提供了一个通道的重配置空间内的寄存器偏移地址。 |
Enable rcfg_tx_digitalreset_release_ctrl port | On/Off | 使能rcfg_tx_digitalreset_release_ctrl端口,此端口动态地控制TX PCS复位释放序列。当使用32:67,40:67或64:67的TX PCS Gearbox ratio重配置到Enhanced PCS Configurations或者从Enhanced PCS Configurations重配置时,必须使用此端口。 |
参数 | 值 | 说明 |
---|---|---|
Enable capability registers | On/Off | 使能capability寄存器,该寄存器提供关于收发器通道配置的高级消息。 |
Set user-defined IP identifier | User-defined | 设置用户定义的数字标识符,以便capability寄存器使能时,可以从user_identifier偏移读取该标识符。 |
Enable control and status registers | On/Off | 使能软核寄存器,通过嵌入式调试读取PHY接口上的状态信号和写入控制信号。 |
Enable PRBS (Pseudo Random Binary Sequence) soft accumulators | On/Off | 使能软核逻辑,当使用硬PRBS生成器和检查器时执行PRBS比特和错误累加。 |
参数 | 值 | 说明 |
---|---|---|
Configuration file prefix | <prefix> | 指定用于所生成配置文件的文件前缀。Transceiver Native PHY IP的每种变体都应该对配置文件使用唯一的前缀。 |
Generate SystemVerilog package file | On/Off | 开启此选项时,Transceiver Native PHY IP生成一个SystemVerilog封装文件_reconifg_parameters.sv。此文件包含使用重配置所需的属性值定义的参数。 |
Generate C header file | On/Off | 开启此选项时,Transceiver Native PHY IP生成一个C header文件reconfig_parameters.h。此文件包含使用重配置所需的属性值定义的宏。 |
Generate MIF (Memory Initialize File) | On/Off | 开启此选项时,Transceiver Native PHY IP生成一个MIFreconfig_parameters.mif。此文件包含重配置所需要的数据格式的属性值。 |
参数 | 值 | 说明 |
---|---|---|
Enable multiple reconfiguration profiles | On/Off | 使能后,可以使用GUI来存储多个配置。Quartus使用此信息在时序驱动编译期间包括所有配置的必要时序电弧。Native PHY为所有存储的配置文件生成重配置文件。Native PHY还会检查多个重配置文件的一致性,以确保能够在它们之间进行重配置。除此之外,这还会检查是否已经对每种配置显示了相同的端口。8 |
Enable embedded reconfiguration streamer | On/Off | 使能嵌入式重配置streamer,从而自动执行多个预定义配置profile间动态重配置程序。这是可选的,可提高逻辑使用率。PHY包括在预配置文件之间进行动态重配置所需的所有逻辑和数据。 |
Generate reduced reconfiguration files | On/Off | 使能后,Native PHY会生成重配置报告文件,其中仅包含多个已配置配置文件之间不同的属性或RAM数据。通过使用减小的.mif文件,重配置时间也会缩短。 |
Number of reconfiguration profiles | 1-8 | 指定多种重配置设置文档被使能时可支持的重配置设置文档的数量。 |
Store current configuration to profile | 0-7 | 选择在单击所选设置文件的相关按钮时要存储/加载/清除/刷新的重配置设置文件。 |
Store configuration to selected profile | - | 点击此按钮将当前的Native PHY参数设置存储到由Selected reconfiguration profile参数指定的设置文件中。 |
Load configuration from selected profile | - | 点击此按钮从 Selected reconfiguration profile参数指定的存储设置档中加载当前的Native PHY和参数设置。 |
Clear selected profile | - | 点击此按钮将清除或删除由Selected reconfiguration profile参数指定的配置文件的存储Native PHY参数设置。一个空的配置文件将默认为Native PHY的当前参数设置。 |
Clear all profiles | - | 点击此按钮将清除所有设置文档的Native PHY参数设置。 |
Refresh selected profile | - | 点击此按钮相当于按顺序单击Load configuration from selected profile和Store configuration to selected profile按钮。此操作从Selected reconfiguration profile参数指定的所存储的设置文档中加载Native PHY参数设置,然后将该参数存储回设置文档。 |
相关信息
8 有关时序收敛的更多信息,请参阅Reconfiguration Interface and Dynamic Reconfiguration章节。