仅对英特尔可见 — GUID: spl1484177855190
Ixiasoft
2.3.1. 协议预置
2.3.2. GXT通道
2.3.3. 常规参数和数据通道参数
2.3.4. PMA参数
2.3.5. PCS-Core接口参数
2.3.6. 模拟PMA设置参数
2.3.7. Enhanced PCS参数
2.3.8. Standard PCS参数
2.3.9. PCS Direct数据通路参数
2.3.10. 动态重配置参数
2.3.11. 生成选项参数
2.3.12. PMA,校准和复位端口
2.3.13. PCS-Core接口端口
2.3.14. 增强PCS端口
2.3.15. 标准PCS端口
2.3.16. 收发器PHY PCS-to-Core接口参考端口映射
2.3.17. IP Core文件位置
2.5.1.1. PIPE的收发器通道数据通路
2.5.1.2. 支持的PIPE特性
2.5.1.3. 如何连接PIPE Gen1、Gen2和Gen3模式的TX PLL
2.5.1.4. 如何在 Intel® Stratix® 10收发器中实现PCI Express (PIPE)
2.5.1.5. PIPE的Native PHY IP Core参数设置
2.5.1.6. 用于PIPE的fPLL IP Core参数设置
2.5.1.7. 用于PIPE的ATX PLL IP Core参数设置
2.5.1.8. 用于PIPE的Native PHY IP Core端口
2.5.1.9. 用于PIPE的fPLL端口
2.5.1.10. 用于PIPE的ATX PLL端口
2.5.1.11. 到TX去加重的预置映射(Preset Mappings to TX De-emphasis)
2.5.1.12. 如何对PIPE配置布局通道
2.5.1.13. Gen3的链路均衡
2.5.1.14. 时序收敛建议
6.1. 重配置通道和PLL模块
6.2. 与重配置接口进行交互
6.3. 多个重配置设置文件(Multiple Reconfiguration Profiles)
6.4. 仲裁(arbitration)
6.5. 动态重配置的建议
6.6. 执行动态重配置的步骤
6.7. 直接重配置流程
6.8. Native PHY IP或PLL IP Core指导的重配置流程
6.9. 特殊情况的重配置流程
6.10. 更改模拟PMA设置
6.11. 端口和参数
6.12. 多个IP模块之间的动态重配置接口合并
6.13. 嵌入式调试功能
6.14. 时序收敛建议
6.15. 不支持的功能
6.16. 收发器寄存器映射
6.17. 重配置接口和动态重配置修订历史
7.5.1. 重新校准一个双工通道(PMA TX和PMA RX)
7.5.2. 仅在双工通道中重新校准PMA RX
7.5.3. 仅在双工通道中重新校准PMA TX
7.5.4. 在没有合并到同一物理通道的单工TX的情况下重新校准PMA单工RX
7.5.5. 在没有合并到同一物理通道的单工RX的情况下重新校准PMA单工TX
7.5.6. 仅重新校准单工TX合并的物理通道中的PMA单工RX
7.5.7. 仅重新校准单工RX合并的物理通道中的PMA单工TX
7.5.8. 重新校准fPLL
7.5.9. 重新校准ATX PLL
7.5.10. 当CMU PLL用作TX PLL时,重新校准CMU PLL
仅对英特尔可见 — GUID: spl1484177855190
Ixiasoft
6.9.2.2. fPLL参考时钟切换
您可以使用fPLL实例上的重配置接口来指定哪个参考时钟源驱动fPLL。fPLL支持使用最多五个不同的参考时钟源来提供时钟(clocking)。
在执行参考时钟切换前,请确保fPLL实例定义多个参考时钟源。 在fPLL参数化过程中请在PLL选项卡上指定Number of PLL reference clocks参数。
显露的pll_refclk端口的数量因指定的参考时钟数量而异。在此操作中,请使用fPLL重配置接口。
收发器fPLL端口 | 说明 | 地址 | 比特 |
---|---|---|---|
pll_refclk0 | 代表 MUX_0的逻辑refclk0。查找寄存器(lookup register) x117[4:0]存储从逻辑refclk0到MUX_0的物理refclk的映射。 | 0x117 (Lookup Register) | [7:0] |
pll_refclk1 | 代表 MUX_0的逻辑refclk1。查找寄存器x118[4:0]存储从逻辑refclk1到MUX_0的物理refclk的映射。 | 0x118 (Lookup Register) | [7:0] |
pll_refclk2 | 代表MUX_0的逻辑refclk2。查找寄存器x119[4:0]存储从逻辑refclk2到MUX_0的物理refclk的映射。 | 0x119 (Lookup Register) | [7:0] |
pll_refclk3 | 代表MUX_0的逻辑refclk3。查找寄存器x11A[4:0]存储从逻辑refclk3到MUX_0的物理refclk的映射。 | 0x11A (Lookup Register) | [7:0] |
pll_refclk4 | 代表MUX_0的逻辑refclk4。查找寄存器x11B[4:0]存储从逻辑refclk4到MUX_0的物理refclk的映射。 | 0x11B (Lookup Register) | [7:0] |
N/A | fPLL refclk选择MUX_0。 |
0x114 | [7:0] |
pll_refclk0 | 代表MUX_1的逻辑refclk0。查找寄存器x11D[4:0]存储从逻辑refclk0到MUX_1的物理refclk的映射。 | 0x11D (Lookup Register) | [7:0] |
pll_refclk1 | 代表MUX_1的逻辑refclk1。查找寄存器x11E[4:0]存储从逻辑refclk1到MUX_1的物理refclk的映射。 | 0x11E (Lookup Register) | [7:0] |
pll_refclk2 | 代表MUX_1的逻辑refclk2。查找寄存器x11F[4:0]存储从逻辑refclk2到MUX_1的物理refclk的映射。 | 0x11F (Lookup Register) | [7:0] |
pll_refclk3 | 代表MUX_1的逻辑refclk3。查找寄存器x120[4:0]存储从逻辑refclk3到MUX_1的物理refclk的映射。 | 0x120 (Lookup Register) | [7:0] |
pll_refclk4 | 代表MUX_1的逻辑refclk4。查找寄存器x121[4:0]存储从逻辑refclk4到MUX_1的物理refclk的映射。 | 0x121 (Lookup Register) | [7:0] |
N/A | fPLL refclk选择MUX_1。 | 0x11C | [7:0] |
在执行参考时钟切换时,请指定逻辑参考时钟,以及替换时钟的相应地址和比特。请遵照下面的过程切换到所选的参考时钟:
- 在执行动态重配置的步骤中执行步骤1到10的必要步骤。
- 从MUX 0的查找寄存器读取并保存所需的8-bit码型。例如:切换到逻辑refclk3需要使用地址0x11A上的bits[7:0]。
- 使用从查找寄存器中获得的8-bit值对地址0x114的bits [7:0]执行一个read-modify-write操作。
- 从MUX 1的查找寄存器读取并保存所需的8-bit码型。例如:切换到逻辑refclk3需要使用地址0x120的bits[7:0]。
- 使用从查找寄存器中获得的8-bit值对地址0x11C的bits [7:0]执行一个read-modify-write操作。
- 在执行动态重配置的步骤中执行步骤12到14的必要步骤。
相关信息