仅对英特尔可见 — GUID: aoc1484163193656
Ixiasoft
仅对英特尔可见 — GUID: aoc1484163193656
Ixiasoft
2.3.3. 常规参数和数据通道参数
- 常规,通用PMA选项和数据通路选项
- TX PMA
- RX PMA
- 标准PCS
- 增强PCS
- PCS直接数据通路
- PCS-Core接口
- 模拟PMA设置(可选的)
- 动态重配置
- 生成选项
参数 | 值 | 说明 |
---|---|---|
Message level for rule violations | error warning |
指定用于参数违规的消息等级。选择error将导致所有违规防止IP生成。选择warning将所有违规显示成消息窗口中的告警信息,即便出现违规也允许IP生成。6 |
Use fast reset for simulation | On/Off | 使能时,IP禁止仿真中的复位交错(reset staggering)。仿真中的复位行为不同于硬件中的复位行为。 |
VCCR_GXB and VCCT_GXB supply voltage for the Transceiver | 1_0V, 1_1V 7 |
选择VCCR_GXB 和VCCT_GXB 电源电压用于收发器。 |
Transceiver Link Type | sr, lr | 选择收发器链路的类型。SR-Short Reach (芯片到芯片通信),LR-Long Reach (背板通信)。 |
Transceiver channel type | GX, GXT | 指定收发器通道种类。 |
Transceiver configuration rules | User Selection |
指定收发器的有效配置规则。 此参数指定配置规则,Parameter Editor根据该配置规则检查对指定协议的PMA和PCS参数设置。根据所选的收发器配置规则,Parameter Editor验证您选择的参数和选项,并对所有无效设置生成相关的错误消息。 要确定对协议选择的收发器配置规则,请参考Transceiver Protocols using the Intel® Stratix® 10 H-Tile Transceiver Native PHY IP Core表来了解关于每个收发器配置规则的详细信息。 此参数用于规则检查,而不是一个preset。您需要对协议实现设置全部参数。
注: 关于Transceiver Configuration Rule Parameter Settings的完整说明,请参考本节中的表 12。
|
PMA configuration rules | Basic SATA/SAS GPON |
指定PMA的配置规则。 除了SATA和GPON,对所有其他协议模式选择Basic。 仅当Transceiver configuration rule设置为Basic/Custom (Standard PCS)时才能使用SATA (Serial ATA)。 仅当Transceiver configuration rule设置为Basic (Enhanced PCS)时才能选择GPON。 |
Transceiver mode | TX/RX Duplex TX Simplex RX Simplex |
指定收发器的操作模式。
默认值是TX/RX Duplex。 |
Number of data channels | 1 – 24 | 指定要实现的收发器通道数。 默认值为1。 |
Data rate | < valid transceiver datarate > | 以兆位每秒(Mbps)为单位指定数据速率。 |
Enable datapath and interface reconfiguration | On/Off | 开启此选项时,您可以预配置并在Standard PCS,Enhanced PCS和PCS直接数据通路之间动态切换。如果打算使用此功能来支持通道重配置,那么就不能使能简化数据接口选项。 默认值为Off。 |
Enable simplified data interface | On/Off | 默认情况下,所有80-bits都是tx_parallel_data的端口,并且rx_parallel_data总线是显露的。您必须了解接口内数据和控制信号的映射。有关数据和控制信号映射的详细信息,请参阅Enhanced PCS TX和RX控制端口部分。 开启此选项时,Native PHY IP core显示一个FPGA架构与收发器之间的简化数据和控制接口。只有用于特定FPGA架构的80-bits的子集才是端口。 当双数据传输模式使能时,您不能使能简化数据接口。 默认值为Off。 |
Enable double rate transfer mode | On/Off | 选择时,Native PHY IP core将PCS并行数据分成两个字,每个字以并行时钟频率的两倍和架构内核接口正常宽度的一半在收发器接口之间传输。 当双数据传输模式使能时,您不能使能简化数据接口。 |
Enable PIPE EIOS RX Protection | On/Off | 此功能适用于Gen 2和Gen 3 PCIe* PIPE接口(可在Transceiver configuration rules中进行选择)。选择时,Native PHY IP core将提高容能力和兼容性。您需要使能Enable dynamic reconfiguration并连接时钟和复位。
选择时, Intel® 建议使用这些命令来使能物理仿真模型:
|
收发器配置设置(Transceiver Configuration Setting) | 说明 |
---|---|
Basic/Custom (Standard PCS) | 在Standard PCS中执行一套标准规则。选择这些规则在Standard PCS中实现需要模块的定制协议,或者其它配置规则中不涵盖的协议。 |
Basic/Custom w /Rate Match (Standard PCS) | 在Standard PCS中执行一套标准规则,包括Rate Match FIFO的规则。选择这些规则在Standard PCS中实现需要模块的定制协议,或者其它配置规则中不涵盖的协议。 |
CPRI (Auto) | 执行CPRI协议所要求的规则。接收器字对齐器模式设置为Auto。在Auto模式下,字对齐设置为确定性延迟。 |
CPRI (Manual) | 执行CPRI协议所要求的规则。接收器字对齐器模式设置为Manual。在Manual模式下,FPGA架构中的逻辑控制字对齐器。 |
GbE | 执行1 Gbps Ethernet (1 GbE)协议所要求的规则。 |
GbE 1588 | 执行支持IEEE 1588 Standard中定义的精密时间协议(PTP)的1 GbE协议所要求的规则。 |
Gen1 PIPE | 执行Gen1 PCIe PIPE接口所要求的协议,此接口能够连接一个soft MAC和Data Link Layer。 |
Gen2 PIPE | 执行Gen2 PCIe PIPE接口所要求的协议,此接口能够连接一个soft MAC和Data Link Layer。 |
Gen3 PIPE | 执行Gen3 PCIe PIPE接口所要求的协议,此接口能够连接一个soft MAC和Data Link Layer。 |
Basic (Enhanced PCS) | 在Enhanced PCS中执行一套标准规则。选择这些规则在Enhanced PCS中实现需要模块的定制协议,或者其他配置规则中不涵盖的协议。 |
Interlaken | 执行Interlaken协议所要求的规则。 |
10GBASE-R | 执行10GBASE-R协议所要求的规则。 |
10GBASE-R 1588 | 执行1588使能的10GBASE-R协议所要求的规则。此设置也可用于实现CPRI协议版本6.0以及更高版本。 |
10GBASE-R w/KR FEC | 执行KR FEC模块使能的10GBASE-R协议所要求的规则。 |
40GBASE-R w/KR FEC | 执行KR FEC模块使能的40GBASE-R协议所要求的规则。 |
Basic w/KR FEC | 当您使能KR FEC模块时,执行Enhanced PCS所要求的一套标准规则。选择此规则在Enhanced PCS中实现需要模块的定制协议,或者其它配置规则中不涵盖的协议。 |
PCS Direct | 执行PCS Direct模式所要求的规则。在此配置下,数据流经PCS通道,但所有内部PCS模块都被旁路。如果需要,在FPGA架构中能够实现PCS功能。 |