仅对英特尔可见 — GUID: gys1487184671381
Ixiasoft
1.3.5.2. 调试工具的规划指南
编号 | 是否完成? | 检查表项目 |
---|---|---|
1 | 提前选择片上调试方案,以规划存储器和逻辑要求,I/O管脚连接和电路板连接。 | |
2 | 如果要使用Signal Probe增量布线、Signal Tap Embedded Logic Analyzer、Logic Analyzer Interface、In-System Memory Content Editor、In-System Sources and Probes或者Virtual JTAG IP core,那么需要根据可用于调试的JTAG连接对系统和电路板进行规划。 | |
3 | 规划少量的额外逻辑资源,用于实现JTAG调试特性所需的JTAG集线器逻辑。 | |
4 | 使用Signal Tap Embedded Logic Analyzer进行调试时,需要保留器件存储器资源,以在系统操作期间采集数据。 | |
5 | 预留使用Signal Probe或Logic Analyzer接口进行调试的I/O管脚,以免今后为适应调试信号而不得不更改设计或电路板。 | |
6 | 确保电路板要支持调试模式,在此模式中调试信号不影响系统运行。 | |
7 | 根据外部逻辑分析仪或者混合信号示波器的要求来整合pin header或者mictor connector。 | |
8 | 为能够以增量方式使用调试工具和减少编译时间,应确保打开增量编译,以避免为了修改调试工具而对设计重新编译。 | |
9 | 要对定制调试应用程序使用Virtual JTAG IP core,应作为设计过程的一部分在HDL代码中使其例化。 | |
10 | 要使用In-System Sources and Probes功能,需要在HDL代码中例化IP core。 | |
11 | 要对RAM或ROM模块或LPM_CONSTANT IP core使用In-System Memory Content Editor,需要开启Allow In-System Memory Content Editor,使IP catalog中的存储器模块能独立于系统时钟选项捕获和更新内容。 |
如果希望任何使用一种片上调试工具,在开发系统板、 Quartus® Prime工程和设计时,请按照以下检查表所述制定工具规划。