仅对英特尔可见 — GUID： gvl1487184670752
Ixiasoft
1.3.5.1. 片上调试工具
Quartus® Prime验证工具组合包括以下在系统调试特性：
- Signal Probe增量布线—在不影响原始设计布线的情况下，迅速将内部信号传输至I/O管脚。如果从具有完整布线的设计开始着手，可以选择调试信息并将其传输至以前预留或当前未使用的I/O管脚。
- Signal Tap Embedded Logic Analyzer—当设计在FPGA器件内全速运行时，无需使用外部设备或额外I/O管脚即可探测内部和I/O信号的状态。通过定义自定义触发条件逻辑，可以提高准确性并提高隔离问题的能力。它无需使用外部探头或更改设计文件就能捕获设计的内部节点或I/O管脚状态；捕获的所有数据存储在器件存储器中，直至准备读取和分析数据。Signal Tap Embedded Logic Analyzer最适合使用同步接口。在调试异步接口时，考虑使用Signal Probe或外部逻辑分析仪能更准确地查看信号。
- Logic Analyzer Interface—可用于连接并将内部FPGA信号传输至外部逻辑分析仪进行分析，以便能够利用外部逻辑分析仪或混合信号示波器的高级特性。使用此特性可以将大量器件信号连至少量的输出管脚以用于调试目的，并且必要时它可以在设计I/O管脚上对信号进行多路复用。
- In-System Memory Content Editor—通过JTAG接口提供对在系统FPGA存储器和常量的读写访问，以便当器件在系统中运行时能够在FPGA内对存储器内容和常量值更改进行测试。
- In-System Sources and Probes—设置自定义寄存器链以驱动或对逻辑设计中的被测节点进行采样，从而更方便地输入简单的虚拟刺激并捕获被测节点的当前值。
- Virtual JTAG IP core—可用于构建自己的系统级调试基础设施，包括基于处理器的调试解决方案和软件中用于系统级调试的调试工具。可以直接在HDL代码中对SLD_VIRTUAL_JTAG IP core进行例化以提供一条或多条透明化通信通道，从而利用器件的JTAG接口访问FPGA设计的各个部分。