仅对英特尔可见 — GUID: mwh1410383655282
Ixiasoft
2.1.5.1. 时序报告命令
2.1.5.2. Fmax汇总报告(Fmax Summary Report)
2.1.5.3. Report Timing命令
2.1.5.4. 报告逻辑电平深度
2.1.5.5. 报告相邻路径(Report Neighbor Paths)
2.1.5.6. Report CDC Viewer命令
2.1.5.7. Report Custom CDC Viewer命令
2.1.5.8. 报告时间借用数据
2.1.5.9. 将约束与时序报告相关联
2.1.5.10. 从Timing Analyzer运行Design Assistant
2.1.5.11. 在其他工具中定位时序路径
2.2.1. 建议的初始SDC约束
2.2.2. SDC文件优先级
2.2.3. 迭代约束修改(Iterative Constraint Modification)
2.2.4. 使用实体绑定的SDC文件(Using Entity-bound SDC Files)
2.2.5. 创建时钟和时钟约束
2.2.6. 创建I/O约束
2.2.7. 创建延迟和偏移约束(Creating Delay and Skew Constraints)
2.2.8. 创建时序异常(Creating Timing Exceptions)
2.2.9. 使用Fitter过约束(Using Fitter Overconstraints)
2.2.10. 示例电路和SDC文件
仅对英特尔可见 — GUID: mwh1410383655282
Ixiasoft
2.1.4. 第4步:运行时序分析
指定初始时序约束后,您可以运行Fitter或完整编译来生成时序网表并运行Timing Analyzer。在编译期间,Fitter尝试布局设计逻辑放以符合指定的时序约束。Timing Analyzer报告设计满足或不满足每个约束的时序裕量(slack)。
- 执行以下其中一个操作来生成时序网表:
- 要运行包含时序分析的完整编译,点击Processing > Start Compilation。Timing Analyzer在Fitter完成后自动执行multi-corner signoff时序分析。
或者
- 要运行Fitter,点击Processing > Start > Start Fitter。
- 要运行包含时序分析的完整编译,点击Processing > Start Compilation。Timing Analyzer在Fitter完成后自动执行multi-corner signoff时序分析。
- 要运行Timing Analyzer,点击Tools > Timing Analyzer。
- 在Tasks窗格中,双击Update Timing Netlist。Timing Analyzer加载时序网表,读取工程的.sdc文件并生成一组默认的时序报告,包括Timing Analyzer Summary and Advanced I/O Timing报告。
图 40. Timing Analyzer Tasks
- 选择时序分析的Operating Conditions,如设置操作条件所述。
- 在Tasks窗格中,在Reports下双击任意单一任务以生成报告并分析结果,如第5步:分析时序分析结果所述。
图 41. Timing Analyzer Summary