仅对英特尔可见 — GUID: mwh1410383806457
Ixiasoft
2.1.5.1. 时序报告命令
2.1.5.2. Fmax汇总报告(Fmax Summary Report)
2.1.5.3. Report Timing命令
2.1.5.4. 报告逻辑电平深度
2.1.5.5. 报告相邻路径(Report Neighbor Paths)
2.1.5.6. Report CDC Viewer命令
2.1.5.7. Report Custom CDC Viewer命令
2.1.5.8. 报告时间借用数据
2.1.5.9. 将约束与时序报告相关联
2.1.5.10. 从Timing Analyzer运行Design Assistant
2.1.5.11. 在其他工具中定位时序路径
2.2.1. 建议的初始SDC约束
2.2.2. SDC文件优先级
2.2.3. 迭代约束修改(Iterative Constraint Modification)
2.2.4. 使用实体绑定的SDC文件(Using Entity-bound SDC Files)
2.2.5. 创建时钟和时钟约束
2.2.6. 创建I/O约束
2.2.7. 创建延迟和偏移约束(Creating Delay and Skew Constraints)
2.2.8. 创建时序异常(Creating Timing Exceptions)
2.2.9. 使用Fitter过约束(Using Fitter Overconstraints)
2.2.10. 示例电路和SDC文件
仅对英特尔可见 — GUID: mwh1410383806457
Ixiasoft
1.1.5.1. 多周期时钟保持
时钟启动沿和锁存沿之间的时钟周期数定义了设置关系。
默认情况下,Timing Analyzer 执行单周期路径分析,使保持关系等于一个时钟周期(启动沿–锁存沿)。当分析路径时,Timing Analyzer执行两次保持检查。第一次保持检查确定当前启动沿启动的数据未被先前锁存沿采集。第二次保持检查确定当前锁存沿没有采集下一个启动沿启动的数据。Timing Analyzer仅对最具限制性的保持检查进行报告。Timing Analyzer通过比较启动沿和锁存沿来计算保持检查。
图 23. 保持检查(Hold Check)Timing Analyzer使用以下计算来确定保持检查:
启动多周期保持约束(start multicycle hold assignment)通过将锁存沿上指定的时钟周期数移动到默认启动沿的右侧来修改目的时钟的启动沿。下图显示了start multicycle hold (SMH) assignment的不同值和生成的启动沿。
图 24. 启动多周期保持值(Start Multicycle Hold Values)
结束多周期保持约束(end multicycle hold assignment)通过将锁存沿上指定的时钟周期数移动到默认锁存沿的左侧来修改目的时钟的锁存沿。下图显示了end multicycle hold (EMH) assignment的不同值和生成的锁存沿。
图 25. 结束多周期保持值(End Multicycle Hold Values)
图 26. Timing Analyzer报告的结束多周期保持值(End Multicycle Hold Values) 以下显示了Timing Analyzer报告的负保持关系的保持关系: