仅对英特尔可见 — GUID: zon1490379979119
Ixiasoft
2.1.5.1. 时序报告命令
2.1.5.2. Fmax汇总报告(Fmax Summary Report)
2.1.5.3. Report Timing命令
2.1.5.4. 报告逻辑电平深度
2.1.5.5. 报告相邻路径(Report Neighbor Paths)
2.1.5.6. Report CDC Viewer命令
2.1.5.7. Report Custom CDC Viewer命令
2.1.5.8. 报告时间借用数据
2.1.5.9. 将约束与时序报告相关联
2.1.5.10. 从Timing Analyzer运行Design Assistant
2.1.5.11. 在其他工具中定位时序路径
2.2.1. 建议的初始SDC约束
2.2.2. SDC文件优先级
2.2.3. 迭代约束修改(Iterative Constraint Modification)
2.2.4. 使用实体绑定的SDC文件(Using Entity-bound SDC Files)
2.2.5. 创建时钟和时钟约束
2.2.6. 创建I/O约束
2.2.7. 创建延迟和偏移约束(Creating Delay and Skew Constraints)
2.2.8. 创建时序异常(Creating Timing Exceptions)
2.2.9. 使用Fitter过约束(Using Fitter Overconstraints)
2.2.10. 示例电路和SDC文件
仅对英特尔可见 — GUID: zon1490379979119
Ixiasoft
2.1.5.6. Report CDC Viewer命令
Clock Domain Crossing (CDC) Viewer以图形方式显示设计中所有时钟传输的设置,保持,恢复或移除分析。 点击Reports > Diagnostic > Report CDC Viewer为每种分析类型生成这些报告。
图 48. Setup Transfers报告
控制 | 说明 |
---|---|
From Clock: and To Clock: | 根据指定的时钟名称过滤显示。点击From Clock:或者To Clock:查找特定的时钟名称。 |
Legend | 定义状态颜色。彩色编码网格显示时钟传输状态。clock header列出了设计中带传输的每个时钟。GUI会截断长时钟名称,但您可以在工具提示中查看全名,也可以通过调整clock header cell的大小来查看。GUI将生成的时钟表示为父时钟的子时钟。时钟名称旁边的'+'图标表示存在生成的时钟。单击clock header会显示与该时钟关联的生成时钟。 |
Toggle Data | 每个传输单元中的文本包含特定于每个传输的数据。打开或关闭以下类型数据的显示:
|
Show Filters and Show Legend | 开启或关闭Filters和Legend。 |
网格中的每个模块都是一个传输单元。每个传输单元使用颜色和文本来显示传输中路径的重要细节。颜色编码表示以下状态:
单元颜色(Cell Color) | 颜色图例(Color Legend) |
---|---|
黑色 | 表示没有传输。此单元的源时钟和目的时钟之间没有路径交叉(path crossing)。 |
绿色 | 表示传递时序。此传输中未被切断,但满足其时序要求的所有时序路径。 |
红色 | 表示时序失败。传输中的一个或多个时序路径没有满足其时序要求。如果在不相关的时钟之间进行传输,那么路径可能需要一个同步器链(synchronizer chain)。 |
蓝色 | 表示时钟组。通过异步时钟组切断这些传输的源时钟和目的时钟。 |
灰色 | 表示一个切断传输(cut transfer)。此传输中的所有路径都被伪路径切断。因此,时序分析不会考虑这些路径。 |
橙色 | 表示非活动时钟(inactive clock)。传输中有一个时钟是非活动时钟(使用set_active_clocks命令)。Timing Analyzer会忽略此类传输。 |
右键单击菜单使您能够对传输单元(transfer cell)和时钟标头(clock header)执行操作。当操作是Timing Analyzer报告或SDC命令时,一个包含传输单元内容的对话框会打开。
命令 | 说明 |
---|---|
Copy | 将传输单元或时钟标头的内容复制到剪贴板上。 |
Report Timing | 报告时序。不适用于无有效路径的传输单元(灰色或黑色单元)。 |
Report Endpoints | 报告端点。不适用于无切断路径的传输单元(灰色或黑色单元)。 |
Report False Path | 报告伪路径。不适用于无有效路径的传输单元(黑色单元)。 |
Report Exceptions | 报告异常。仅适用于时钟组传输(蓝色单元)。 |
Report Exceptions (with clock groups) | 报告包括时钟组的异常。仅适用于时钟组传输(蓝色单元)。 |
Set False Path | 设置一个伪路径约束。 |
Set Multicycle Path | 设置一个多周期路径异常。 |
Set Min Delay | 设置一个最小延迟约束。 |
Set Max Delay | 设置一个最大延迟约束。 |
Set Clock Uncertainty | 设置一个时钟不确定性约束。 |
命令 | 说明 |
---|---|
Copy (include children) | 复制时钟标头的名称和其派生的每个时钟的名称。此选项仅用于包含生成时钟的时钟标头。 |
Expand/Collapse All Rows/Columns | 显示或隐藏网格中的所有派生的时钟。 |
Create Slack Histogram | 对所选择的时钟生成一个时序裕量直方图(slack histogram)报告。 |
Report Timing From/To Clock | 对所选择的时钟生成一个时序报告。如果不扩展时钟以显示派生的时钟,那么时序报告会包括从此时钟派生的所有时钟。要防止出现这种情况,请在右键单击此时钟之前将其展开。 |
Remove Clock(s) | 从设计中删除所选择的时钟。如果不扩展时钟,那么时序分析将删除所有从此时钟派生的时钟。 |
可以使用以下任何格式查看CDC Viewer输出:
- Timing Analyzer中的报告面板
- Timing Analyzer Tcl控制台中的输出
- 纯文本文件
- 可以在网页浏览器中查看的HTML文件。