仅对英特尔可见 — GUID: mwh1410383886203
Ixiasoft
2.1.5.1. 时序报告命令
2.1.5.2. Fmax汇总报告(Fmax Summary Report)
2.1.5.3. Report Timing命令
2.1.5.4. 报告逻辑电平深度
2.1.5.5. 报告相邻路径(Report Neighbor Paths)
2.1.5.6. Report CDC Viewer命令
2.1.5.7. Report Custom CDC Viewer命令
2.1.5.8. 报告时间借用数据
2.1.5.9. 将约束与时序报告相关联
2.1.5.10. 从Timing Analyzer运行Design Assistant
2.1.5.11. 在其他工具中定位时序路径
2.2.1. 建议的初始SDC约束
2.2.2. SDC文件优先级
2.2.3. 迭代约束修改(Iterative Constraint Modification)
2.2.4. 使用实体绑定的SDC文件(Using Entity-bound SDC Files)
2.2.5. 创建时钟和时钟约束
2.2.6. 创建I/O约束
2.2.7. 创建延迟和偏移约束(Creating Delay and Skew Constraints)
2.2.8. 创建时序异常(Creating Timing Exceptions)
2.2.9. 使用Fitter过约束(Using Fitter Overconstraints)
2.2.10. 示例电路和SDC文件
仅对英特尔可见 — GUID: mwh1410383886203
Ixiasoft
2.2.8.5.3. End Multicycle Setup = 2 and End Multicycle Hold = 1
在此示例中,结束多周期设置约束值为2,并且结束多周期保持约束值为1。
多周期约束
set_multicycle_path -from [get_clocks clk_src] -to [get_clocks clk_dst] \ -setup -end 2 set_multicycle_path -from [get_clocks clk_src] -to [get_clocks clk_dst] -hold -end 1
在此示例中,通过将锁存沿向左移动两个时钟周期,设置关系放宽(relax)两个时钟周期。通过将锁存沿移到之前的锁存沿,保持关系放宽(relax)一整个周期。
以下显示了Timing Analyzer执行的分析的设置时序图:
图 90. 设置时序图
图 91. Setup Check计算
结束多周期保持约束为2的最受约束的设置关系是20 ns。
以下显示了Timing Analyzer中的设置报告,并突出显示了启动沿和锁存沿。
图 92. 设置报告(Setup Report)
以下显示了此示例的保持检查的时序图。保持检查与设置检查有关。
图 93. 保持时序图
图 94. Hold Check计算
结束多周期设置约束值为2和结束多周期保持约束值为1的最受约束的保持关系为0 ns。
以下显示了此示例的Timing Analyzer中的保持报告,并突出显示了启动沿和锁存沿。
图 95. 保持报告(Hold Report)