仅对英特尔可见 — GUID: mwh1410383653835
Ixiasoft
2.1.5.1. 时序报告命令
2.1.5.2. Fmax汇总报告(Fmax Summary Report)
2.1.5.3. Report Timing命令
2.1.5.4. 报告逻辑电平深度
2.1.5.5. 报告相邻路径(Report Neighbor Paths)
2.1.5.6. Report CDC Viewer命令
2.1.5.7. Report Custom CDC Viewer命令
2.1.5.8. 报告时间借用数据
2.1.5.9. 将约束与时序报告相关联
2.1.5.10. 从Timing Analyzer运行Design Assistant
2.1.5.11. 在其他工具中定位时序路径
2.2.1. 建议的初始SDC约束
2.2.2. SDC文件优先级
2.2.3. 迭代约束修改(Iterative Constraint Modification)
2.2.4. 使用实体绑定的SDC文件(Using Entity-bound SDC Files)
2.2.5. 创建时钟和时钟约束
2.2.6. 创建I/O约束
2.2.7. 创建延迟和偏移约束(Creating Delay and Skew Constraints)
2.2.8. 创建时序异常(Creating Timing Exceptions)
2.2.9. 使用Fitter过约束(Using Fitter Overconstraints)
2.2.10. 示例电路和SDC文件
仅对英特尔可见 — GUID: mwh1410383653835
Ixiasoft
2.1.2. 第2步:指定时序约束
您必须指定那些用于描述设计的时钟频率要求,时序异常和I/O时序要求的时序约束,以便在时序分析期间与实际条件进行比较。您可以在添加到工程中的一个或多个 Synopsys* Design Constraints (.sdc)文件中定义时序约束。
如果您对.sdc文件不熟悉,那么可以在Timing Analyzer GUI中创建一个初始.sdc文件,或者使用提供的.sdc文件模板进行创建。如果您对时序分析熟悉,那么您可以在任何的文本编辑器中创建.sdc文件,然后添加到工程中。
- 请使用以下任何方法在.sdc文件中输入时序约束:
- 在Timing Analyzer GUI中输入约束—点击Tools > Timing Analyzer,在Tasks窗格中点击Update Timing Netlist,然后从Constraints菜单中输入约束。GUI显示对应的SDC命令。
- 自己创建一个.sdc文件。您可以首先添加建议的初始SDC约束,然后迭代修改.sdc约束并对时序结果进行重新分析。在输入依赖于时钟的任何约束之前,必须首先创建时钟约束。
图 38. Create Clock Dialog Defines Clock Constraints - 保存.sdc文件。在Timing Analyzer GUI中输入约束时,单击Constraints > Write SDC File,将您在GUI中输入的约束保存到.sdc文件。
- 将.sdc文件添加到工程中,如第3步:指定通用的Timing Analyzer设置所描述。