仅对英特尔可见 — GUID: sam1403481232939
Ixiasoft
1. Intel® Cyclone® 10 GX器件中的逻辑阵列模块与自适应逻辑模块
2. Intel® Cyclone® 10 GX器件中的嵌入式存储器模块
3. Intel® Cyclone® 10 GX器件中的精度可调DSP模块
4. Intel® Cyclone® 10 GX器件中的时钟网络和PLL
5. Intel® Cyclone® 10 GX 器件的I/O和高速I/O
6. Intel® Cyclone® 10 GX 器件的外部存储器接口
7. Intel® Cyclone® 10 GX器件中的配置,设计安全和远程系统更新
8. Intel® Cyclone® 10 GX器件的SEU缓解
9. Intel® Cyclone® 10 GX器件中的JTAG边界扫描测试
10. Intel® Cyclone® 10 GX器件中的电源管理
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
5.2. Intel® Cyclone® 10 GX器件中的I/O标准和电压电平
5.3. Intel® Cyclone® 10 GX 器件的Intel FPGA I/O IP内核
5.4. Intel® Cyclone® 10 GX 器件的I/O资源
5.5. Intel® Cyclone® 10 GX 器件的体系结构和I/O的一般功能
5.6. Intel® Cyclone® 10 GX 器件的高速源同步SERDES和DPA
5.7. 在 Intel® Cyclone® 10 GX 器件中使用I/O和高速I/O
5.8. Intel® Cyclone® 10 GX器件的I/O和高速I/O的修订历史
6.1. Intel® Cyclone® 10 GX 外部存储器接口关键功能特性的解决方案
6.2. Intel® Cyclone® 10 GX器件支持的存储器标准
6.3. Intel® Cyclone® 10 GX 器件中的外部存储器接口宽度
6.4. Intel® Cyclone® 10 GX 器件中的外部存储器接口I/O管脚
6.5. Intel® Cyclone® 10 GX 器件封装中支持的存储器接口
6.6. Intel® Cyclone® 10 GX 器件中的外部存储器接口IP支持
6.7. Intel® Cyclone® 10 GX 器件的外部存储器接口体系结构
6.8. Intel® Cyclone® 10 GX器件中的外部存储器接口修订历史
仅对英特尔可见 — GUID: sam1403481232939
Ixiasoft
1.2.4. 共享算术模式
共享算术模式的ALM能够在一个ALM中实现3输入加法运算。
此模式配置具有四个4输入LUT的ALM。每个LUT计算三个输入的和,或者计算三个输入的进位。通过使用称作共享算术链的专用连接将进位计算的输出传送到下一个加法器。
图 12. Intel® Cyclone® 10 GX器件中共享算术模式的ALM
共享算术链
增强算术模式中的共享算术链使ALM能够实现4输入加法。这样可以显著降低用于实现大型加法器树或者相关器功能的必要资源。
共享算术链可以开始于LAB中的第一个或者第六个ALM。
与进位链类似,交替LAB列中的共享算术链的上半部和下半部能够被旁路。这一性能使得共享算术链通过LAB中的一半ALM进行级联,而剩余的一半用于较窄扇入功能。在每个LAB中,列的上半部是可旁路的;而在MLAB中,列的下半部是可旁路的。
Quartus® Prime Pro Edition Compiler通过自动将LAB连接在一起来创建超过20个ALM长的共享算术链(算术或者共享算术模式中的10个ALM)。要增强布局布线,长共享算术链纵向运行,实现到TriMatrix存储器和DSP模块的快速横向连接。共享算术链能够连续整列。