仅对英特尔可见 — GUID: sam1403482543396
Ixiasoft
1. Intel® Cyclone® 10 GX器件中的逻辑阵列模块与自适应逻辑模块
2. Intel® Cyclone® 10 GX器件中的嵌入式存储器模块
3. Intel® Cyclone® 10 GX器件中的精度可调DSP模块
4. Intel® Cyclone® 10 GX器件中的时钟网络和PLL
5. Intel® Cyclone® 10 GX 器件的I/O和高速I/O
6. Intel® Cyclone® 10 GX 器件的外部存储器接口
7. Intel® Cyclone® 10 GX器件中的配置,设计安全和远程系统更新
8. Intel® Cyclone® 10 GX器件的SEU缓解
9. Intel® Cyclone® 10 GX器件中的JTAG边界扫描测试
10. Intel® Cyclone® 10 GX器件中的电源管理
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
5.2. Intel® Cyclone® 10 GX器件中的I/O标准和电压电平
5.3. Intel® Cyclone® 10 GX 器件的Intel FPGA I/O IP内核
5.4. Intel® Cyclone® 10 GX 器件的I/O资源
5.5. Intel® Cyclone® 10 GX 器件的体系结构和I/O的一般功能
5.6. Intel® Cyclone® 10 GX 器件的高速源同步SERDES和DPA
5.7. 在 Intel® Cyclone® 10 GX 器件中使用I/O和高速I/O
5.8. Intel® Cyclone® 10 GX器件的I/O和高速I/O的修订历史
6.1. Intel® Cyclone® 10 GX 外部存储器接口关键功能特性的解决方案
6.2. Intel® Cyclone® 10 GX器件支持的存储器标准
6.3. Intel® Cyclone® 10 GX 器件中的外部存储器接口宽度
6.4. Intel® Cyclone® 10 GX 器件中的外部存储器接口I/O管脚
6.5. Intel® Cyclone® 10 GX 器件封装中支持的存储器接口
6.6. Intel® Cyclone® 10 GX 器件中的外部存储器接口IP支持
6.7. Intel® Cyclone® 10 GX 器件的外部存储器接口体系结构
6.8. Intel® Cyclone® 10 GX器件中的外部存储器接口修订历史
仅对英特尔可见 — GUID: sam1403482543396
Ixiasoft
5.6.5.7.3. External PLL模式下IOPLL和LVDS SERDES之间的连接
图 105. External PLL模式下Non-DPA LVDS接收器与IOPLL IP Core的连接
图 106. External PLL模式下DPA LVDS接收器与IOPLL IP Core的连接反转locked输出端口,并将其连接到pll_areset端口。
图 107. External PLL模式下Soft-CDR LVDS接收器与IOPLL IP Core的连接反转locked输出端口,并将其连接到pll_areset端口。
图 108. External PLL模式下LVDS发送器与IOPLL IP Core的连接将I/O PLL的lvds_clk[1]和loaden[1]端口连接到LVDS发送器的ext_fclk和ext_loaden端口。
在external PLL模式中,ext_coreclock端口在LVDS LVDS IP内核中自动被使能。如果此端口没有如之前的图表所示被连接,那么 Intel® Quartus® Prime编译器输出错误信息。