仅对英特尔可见 — GUID: sam1403482101890
Ixiasoft
1. Intel® Cyclone® 10 GX器件中的逻辑阵列模块与自适应逻辑模块
2. Intel® Cyclone® 10 GX器件中的嵌入式存储器模块
3. Intel® Cyclone® 10 GX器件中的精度可调DSP模块
4. Intel® Cyclone® 10 GX器件中的时钟网络和PLL
5. Intel® Cyclone® 10 GX 器件的I/O和高速I/O
6. Intel® Cyclone® 10 GX 器件的外部存储器接口
7. Intel® Cyclone® 10 GX器件中的配置,设计安全和远程系统更新
8. Intel® Cyclone® 10 GX器件的SEU缓解
9. Intel® Cyclone® 10 GX器件中的JTAG边界扫描测试
10. Intel® Cyclone® 10 GX器件中的电源管理
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
5.2. Intel® Cyclone® 10 GX器件中的I/O标准和电压电平
5.3. Intel® Cyclone® 10 GX 器件的Intel FPGA I/O IP内核
5.4. Intel® Cyclone® 10 GX 器件的I/O资源
5.5. Intel® Cyclone® 10 GX 器件的体系结构和I/O的一般功能
5.6. Intel® Cyclone® 10 GX 器件的高速源同步SERDES和DPA
5.7. 在 Intel® Cyclone® 10 GX 器件中使用I/O和高速I/O
5.8. Intel® Cyclone® 10 GX器件的I/O和高速I/O的修订历史
6.1. Intel® Cyclone® 10 GX 外部存储器接口关键功能特性的解决方案
6.2. Intel® Cyclone® 10 GX器件支持的存储器标准
6.3. Intel® Cyclone® 10 GX 器件中的外部存储器接口宽度
6.4. Intel® Cyclone® 10 GX 器件中的外部存储器接口I/O管脚
6.5. Intel® Cyclone® 10 GX 器件封装中支持的存储器接口
6.6. Intel® Cyclone® 10 GX 器件中的外部存储器接口IP支持
6.7. Intel® Cyclone® 10 GX 器件的外部存储器接口体系结构
6.8. Intel® Cyclone® 10 GX器件中的外部存储器接口修订历史
仅对英特尔可见 — GUID: sam1403482101890
Ixiasoft
5.5.2.2. 总线保持电路
每个I/O管脚提供一个仅在配置完成后才有效的可选总线保持功能。当器件进入用户模式时,总线保持电路采集配置最后出现的在管脚上的值。
总线保持电路使用一个额定阻值(RBH)大约为7 kΩ的电阻,将信号电平弱拉至管脚最后驱动的状态。总线保持电路将保持该管脚的状态直到出现下一个输入信号。由此,当总线处于三态时,您不需要外部上拉或者下拉电阻来保持信号电平。
对于每个I/O管脚,可以单独地指定总线保持电路将非驱动管脚拉离输入阈值电压 — 因为噪声能够导致意外的高频切换。为了防止过度驱动信号,总线保持电路驱动的I/O管脚的电压电平低于VCCIO电平。
如果使能了总线保持功能,那么将不能使用可编程上拉选项。要配置差分信号的I/O管脚,请禁用总线保持功能。