仅对英特尔可见 — GUID: sam1403482402284
Ixiasoft
1. Intel® Cyclone® 10 GX器件中的逻辑阵列模块与自适应逻辑模块
2. Intel® Cyclone® 10 GX器件中的嵌入式存储器模块
3. Intel® Cyclone® 10 GX器件中的精度可调DSP模块
4. Intel® Cyclone® 10 GX器件中的时钟网络和PLL
5. Intel® Cyclone® 10 GX 器件的I/O和高速I/O
6. Intel® Cyclone® 10 GX 器件的外部存储器接口
7. Intel® Cyclone® 10 GX器件中的配置,设计安全和远程系统更新
8. Intel® Cyclone® 10 GX器件的SEU缓解
9. Intel® Cyclone® 10 GX器件中的JTAG边界扫描测试
10. Intel® Cyclone® 10 GX器件中的电源管理
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
5.2. Intel® Cyclone® 10 GX器件中的I/O标准和电压电平
5.3. Intel® Cyclone® 10 GX 器件的Intel FPGA I/O IP内核
5.4. Intel® Cyclone® 10 GX 器件的I/O资源
5.5. Intel® Cyclone® 10 GX 器件的体系结构和I/O的一般功能
5.6. Intel® Cyclone® 10 GX 器件的高速源同步SERDES和DPA
5.7. 在 Intel® Cyclone® 10 GX 器件中使用I/O和高速I/O
5.8. Intel® Cyclone® 10 GX器件的I/O和高速I/O的修订历史
6.1. Intel® Cyclone® 10 GX 外部存储器接口关键功能特性的解决方案
6.2. Intel® Cyclone® 10 GX器件支持的存储器标准
6.3. Intel® Cyclone® 10 GX 器件中的外部存储器接口宽度
6.4. Intel® Cyclone® 10 GX 器件中的外部存储器接口I/O管脚
6.5. Intel® Cyclone® 10 GX 器件封装中支持的存储器接口
6.6. Intel® Cyclone® 10 GX 器件中的外部存储器接口IP支持
6.7. Intel® Cyclone® 10 GX 器件的外部存储器接口体系结构
6.8. Intel® Cyclone® 10 GX器件中的外部存储器接口修订历史
仅对英特尔可见 — GUID: sam1403482402284
Ixiasoft
5.6.4.1.4. 解串器
通过使用 Intel® Quartus® Prime软件,可将解串因子静态设置成x3、x4、x5、x6、x7、x8、x9或者x10。
IOE包含2个可在DDR或者SDR模式中运行的数据输入寄存器。可旁路解串器,以支持DDR(x2)和SDR(x1)操作。通过GPIO IP核支持解串器旁路。
图 96. 解串器旁路该图显示解串器旁路路径。
- 如果在SDR模式下旁路解串器:
- IOE数据宽度为1位。
- 已寄存输入路径需要一个时钟。
- 数据直接通过IOE传递。
- 如果在DDR模式下旁路解串器:
- IOE数据宽度为2位。
- GPIO IP要求一个时钟。
- tx_inclock对IOE寄存器提供时钟。该时钟必须与rx_in同步。
- 必须控制数据到时钟(data-to-clock)偏移。
旁路解串器时,不可使用DPA和数据重对齐电路。