仅对英特尔可见 — GUID: sam1403482349519
Ixiasoft
1. Intel® Cyclone® 10 GX器件中的逻辑阵列模块与自适应逻辑模块
2. Intel® Cyclone® 10 GX器件中的嵌入式存储器模块
3. Intel® Cyclone® 10 GX器件中的精度可调DSP模块
4. Intel® Cyclone® 10 GX器件中的时钟网络和PLL
5. Intel® Cyclone® 10 GX 器件的I/O和高速I/O
6. Intel® Cyclone® 10 GX 器件的外部存储器接口
7. Intel® Cyclone® 10 GX器件中的配置,设计安全和远程系统更新
8. Intel® Cyclone® 10 GX器件的SEU缓解
9. Intel® Cyclone® 10 GX器件中的JTAG边界扫描测试
10. Intel® Cyclone® 10 GX器件中的电源管理
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
5.2. Intel® Cyclone® 10 GX器件中的I/O标准和电压电平
5.3. Intel® Cyclone® 10 GX 器件的Intel FPGA I/O IP内核
5.4. Intel® Cyclone® 10 GX 器件的I/O资源
5.5. Intel® Cyclone® 10 GX 器件的体系结构和I/O的一般功能
5.6. Intel® Cyclone® 10 GX 器件的高速源同步SERDES和DPA
5.7. 在 Intel® Cyclone® 10 GX 器件中使用I/O和高速I/O
5.8. Intel® Cyclone® 10 GX器件的I/O和高速I/O的修订历史
6.1. Intel® Cyclone® 10 GX 外部存储器接口关键功能特性的解决方案
6.2. Intel® Cyclone® 10 GX器件支持的存储器标准
6.3. Intel® Cyclone® 10 GX 器件中的外部存储器接口宽度
6.4. Intel® Cyclone® 10 GX 器件中的外部存储器接口I/O管脚
6.5. Intel® Cyclone® 10 GX 器件封装中支持的存储器接口
6.6. Intel® Cyclone® 10 GX 器件中的外部存储器接口IP支持
6.7. Intel® Cyclone® 10 GX 器件的外部存储器接口体系结构
6.8. Intel® Cyclone® 10 GX器件中的外部存储器接口修订历史
仅对英特尔可见 — GUID: sam1403482349519
Ixiasoft
5.6.4. Intel® Cyclone® 10 GX 器件中的差分接收器
此接收器具有一个可在发送器和接收器、DPA模块、同步器、数据重对齐块和解串器之间共享的差分缓冲器和I/O PLL。差分缓冲器可接收LVDS、mini-LVDS和RSDS信号电平。可在 Intel® Quartus® Prime软件的Assignment Editor中将接收器管脚的I/O标准静态设置成LVDS、SLVS、mini-LVDS或者RSDS。
注: 驱动LVDS SERDES通道的PLL必须在整数PLL模式下进行操作。如果旁路解串器,则无需PLL。
专用电路/功能特性 | 说明 |
---|---|
差分I/O缓冲器 | 支持LVDS、mini-LVDS和RSDS |
SERDES | 最高10-bit宽解串器 |
锁相环(PLL) | 为数据同步器的时钟生成不同相位 |
数据重对齐(Bit slip) | 将位延迟插入串行数据 |
DPA | 选择最靠近串行数据相位的相位 |
同步器(FIFO缓冲器) | 对数据与接收器输入参考时钟之间的相位差进行补偿 |
偏斜调整 | 手动 |
片上匹配(OCT) | LVDS I/O标准下为100 Ω |