仅对英特尔可见 — GUID: sam1403482509326
Ixiasoft
1. Intel® Cyclone® 10 GX器件中的逻辑阵列模块与自适应逻辑模块
2. Intel® Cyclone® 10 GX器件中的嵌入式存储器模块
3. Intel® Cyclone® 10 GX器件中的精度可调DSP模块
4. Intel® Cyclone® 10 GX器件中的时钟网络和PLL
5. Intel® Cyclone® 10 GX 器件的I/O和高速I/O
6. Intel® Cyclone® 10 GX 器件的外部存储器接口
7. Intel® Cyclone® 10 GX器件中的配置,设计安全和远程系统更新
8. Intel® Cyclone® 10 GX器件的SEU缓解
9. Intel® Cyclone® 10 GX器件中的JTAG边界扫描测试
10. Intel® Cyclone® 10 GX器件中的电源管理
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
5.2. Intel® Cyclone® 10 GX器件中的I/O标准和电压电平
5.3. Intel® Cyclone® 10 GX 器件的Intel FPGA I/O IP内核
5.4. Intel® Cyclone® 10 GX 器件的I/O资源
5.5. Intel® Cyclone® 10 GX 器件的体系结构和I/O的一般功能
5.6. Intel® Cyclone® 10 GX 器件的高速源同步SERDES和DPA
5.7. 在 Intel® Cyclone® 10 GX 器件中使用I/O和高速I/O
5.8. Intel® Cyclone® 10 GX器件的I/O和高速I/O的修订历史
6.1. Intel® Cyclone® 10 GX 外部存储器接口关键功能特性的解决方案
6.2. Intel® Cyclone® 10 GX器件支持的存储器标准
6.3. Intel® Cyclone® 10 GX 器件中的外部存储器接口宽度
6.4. Intel® Cyclone® 10 GX 器件中的外部存储器接口I/O管脚
6.5. Intel® Cyclone® 10 GX 器件封装中支持的存储器接口
6.6. Intel® Cyclone® 10 GX 器件中的外部存储器接口IP支持
6.7. Intel® Cyclone® 10 GX 器件的外部存储器接口体系结构
6.8. Intel® Cyclone® 10 GX器件中的外部存储器接口修订历史
仅对英特尔可见 — GUID: sam1403482509326
Ixiasoft
5.6.5.7. External PLL模式的LVDS接口
LVDS SERDES IP内核参数编辑器提供了一个Use External PLL选项来实现LVDS接口的选项。通过使能此选项,您能够控制PLL设置,例如动态重配置PLL以支持不同的数据速率,动态相移以及其它设置。
当对LVDS SERDES IP内核发送器和接收器使能Use External PLL选项时,需要以下来自IOPLL 的信息:
- 到LVDS SERDES IP内核发送器和接收器的SERDES的串行时钟(快速时钟)输入
- 到LVDS SERDES IP内核发送器和接收器的SERDES的加载使能信
- 用于对发送器FPGA架构逻辑提供时钟的并行时钟(内核时钟)以及用于接收器的并行时钟
- LVDS SERDES IP内核接收器的异步PLL复位端口
- LVDS SERDES IP内核接收器的DPA和soft-CDR模式下的PLL VCO信号
IP参考编辑器的Clock Resource Summary选项卡提供了上述列表中信号的详细信息。
必须要例化IOPLL IP内核来生成各种时钟和加载使能信号。您也必须要在IOPLL IP内核参数编程器中配置下面这些设置:
- Settings选项卡中的LVDS External PLL选项
- PLL选项卡中的Output Clocks选项
- PLL选项卡中的Compensation Mode选项
LVDS功能模式 | IOPLL IP内核设置 |
---|---|
TX, RX DPA, RX Soft-CDR | Direct模式 |
RX non-DPA | LVDS补偿模式 |