仅对英特尔可见 — GUID: cux1489999372710
Ixiasoft
1. Intel® Cyclone® 10 GX器件中的逻辑阵列模块与自适应逻辑模块
2. Intel® Cyclone® 10 GX器件中的嵌入式存储器模块
3. Intel® Cyclone® 10 GX器件中的精度可调DSP模块
4. Intel® Cyclone® 10 GX器件中的时钟网络和PLL
5. Intel® Cyclone® 10 GX 器件的I/O和高速I/O
6. Intel® Cyclone® 10 GX 器件的外部存储器接口
7. Intel® Cyclone® 10 GX器件中的配置,设计安全和远程系统更新
8. Intel® Cyclone® 10 GX器件的SEU缓解
9. Intel® Cyclone® 10 GX器件中的JTAG边界扫描测试
10. Intel® Cyclone® 10 GX器件中的电源管理
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
5.2. Intel® Cyclone® 10 GX器件中的I/O标准和电压电平
5.3. Intel® Cyclone® 10 GX 器件的Intel FPGA I/O IP内核
5.4. Intel® Cyclone® 10 GX 器件的I/O资源
5.5. Intel® Cyclone® 10 GX 器件的体系结构和I/O的一般功能
5.6. Intel® Cyclone® 10 GX 器件的高速源同步SERDES和DPA
5.7. 在 Intel® Cyclone® 10 GX 器件中使用I/O和高速I/O
5.8. Intel® Cyclone® 10 GX器件的I/O和高速I/O的修订历史
6.1. Intel® Cyclone® 10 GX 外部存储器接口关键功能特性的解决方案
6.2. Intel® Cyclone® 10 GX器件支持的存储器标准
6.3. Intel® Cyclone® 10 GX 器件中的外部存储器接口宽度
6.4. Intel® Cyclone® 10 GX 器件中的外部存储器接口I/O管脚
6.5. Intel® Cyclone® 10 GX 器件封装中支持的存储器接口
6.6. Intel® Cyclone® 10 GX 器件中的外部存储器接口IP支持
6.7. Intel® Cyclone® 10 GX 器件的外部存储器接口体系结构
6.8. Intel® Cyclone® 10 GX器件中的外部存储器接口修订历史
仅对英特尔可见 — GUID: cux1489999372710
Ixiasoft
9.3. 执行BST
可在配置前后或配置期间(无需中断配置)发布BYPASS、IDCODE和SAMPLEJTAG指令。
要发布其它JTAG指令,请遵循以下指导:
- 要在配置前运行测试,请将nCONFIG管脚保持低电平。
- 要在配置期间运行BST,可发布 CONFIG_IO JTAG指令中断配置。配置中断时,可发布其它JTAG指令运行BST。BST完成后, 再发布 PULSE_NCONFIG JTAG指令或脉冲nCONFIG低电平以重新配置器件。
全芯片(chip-wide)复位 (DEV_CLRn) 和全芯片输出使能 Intel® Cyclone® 10 GX器件上的 (DEV_OE) 管脚且不会影响JTAG边界扫描或配置运行。切换这些管脚不会中断BST运行(除非出现非预期的BST行为)。
如果对 Intel® Cyclone® 10 GX器件的JTAG配置设计一个电路板,请考虑专用配置管脚的连接。
注: 如果在配置前或配置期间运行HIGHZ JTAG指令,则需要拉高nIO_PULLUP管脚以禁用I/O单元中的内部弱上拉电阻。如果在用户模式中运行该JTAG指令,就可拉高或拉低nIO_PULLUP管脚。
注: 用户模式下运行BST时,如果这些管脚未作为用I/O管脚使用,则无法为PR_ENABLE、CRC_ERROR和CVP_CONFDONE管脚采集正确的值。
注: 仅当nCONFIG和nSTATUS都在上电后成为高电平时才运行JTAG BST。