英特尔® Agilex™器件系列管脚连接指南

下载 PDF
ID 683112
日期 9/22/2022
Public
文档目录
文档目录 x
1. 英特尔® Agilex™ 器件系列管脚连接指南
1. 英特尔® Agilex™ 器件系列管脚连接指南 x
1.1. 英特尔® Agilex™ 器件的管脚状态 1.2. 英特尔® Agilex™ FPGA内核管脚 1.3. 英特尔® Agilex™ E-Tile管脚 1.4. 英特尔® Agilex™ P-Tile管脚 1.5. 英特尔® Agilex™ F-Tile管脚 1.6. 英特尔® Agilex™ R-Tile管脚 1.7. 英特尔® Agilex™ 硬核处理器系统(HPS)管脚 1.8. 英特尔® Agilex™ 电源共享指南 1.9. 英特尔® Agilex™ 器件系列管脚连接指南的注释 1.10. 英特尔® Agilex™ 器件系列管脚连接指南的文件修订历史
1.2. 英特尔® Agilex™ FPGA内核管脚 x
1.2.1. 时钟和PLL管脚 1.2.2. 专用配置/JTAG管脚 1.2.3. 可选/复用配置管脚 1.2.4. 差分I/O管脚 1.2.5. 外部存储器接口管脚 1.2.6. 电压传感器和电压参考管脚 1.2.7. 远程温度感应二级管管脚 1.2.8. 参考管脚 1.2.9. No Connect和DNU管脚 1.2.10. 电源管脚 1.2.11. 安全器件管理器(SDM)管脚 1.2.12. 安全器件管理器(SDM)可选信号管脚
1.3. 英特尔® Agilex™ E-Tile管脚 x
1.3.1. E-Tile电源管脚 1.3.2. E-Tile收发器管脚
1.4. 英特尔® Agilex™ P-Tile管脚 x
1.4.1. P-Tile电源管脚 1.4.2. P-Tile收发器管脚
1.5. 英特尔® Agilex™ F-Tile管脚 x
1.5.1. F-Tile电源管脚 1.5.2. F-Tile收发器管脚
1.6. 英特尔® Agilex™ R-Tile管脚 x
1.6.1. R-Tile电源管脚 1.6.2. R-Tile收发器管脚
1.7. 英特尔® Agilex™ 硬核处理器系统(HPS)管脚 x
1.7.1. HPS电源管脚 1.7.2. HPS振荡器时钟输入管脚 1.7.3. HPS JTAG管脚 1.7.4. HPS GPIO管脚 1.7.5. HPS SDMMC管脚 1.7.6. HPS NAND管脚 1.7.7. HPS USB管脚 1.7.8. HPS EMAC管脚 1.7.9. HPS I2C_EMAC和MDIO管脚 1.7.10. HPS I2C管脚 1.7.11. HPS SPI管脚 1.7.12. HPS UART管脚 1.7.13. HPS Trace(走线)管脚
1.8. 英特尔® Agilex™ 电源共享指南 x
1.8.1. 示例1— 英特尔® Agilex™ 器件(P-Tile和E-Tile) 1.8.2. 示例2— 英特尔® Agilex™ 器件(F-Tile和R-Tile)
1. 英特尔® Agilex™ 器件系列管脚连接指南

1.2.8. 参考管脚

注： 英特尔建议您创建一个 英特尔® Quartus® Prime设计，输入您的器件I/O分配并编译设计。 英特尔® Quartus® Prime软件将会根据I/O分配和布局规则对管脚连接进行检查。这些规则因不同器件而异，这取决于器件密度、封装、I/O分配、电压分配以及其他未在本文档或器件手册中充分说明的因素。
表 9.  参考管脚
管脚名称 管脚功能 管脚描述 连接指南

RZQ_[T,B]_2[A,B,C,D,E,F]

RZQ_[T,B]_3[A,B,C,D,E,F]

I/O，双向

I/O bank的参考管脚。RZQ管脚与其所在的I/O bank共享同一VCCIO_PIO。

将外部的精密电阻连接到bank内的指定管脚。如果没有要求，那么此管脚是一个普通I/O管脚。

这些管脚支持1.2-V I/O标准。

这些管脚支持可编程的上拉电阻。有关详细信息，请参考 英特尔® Agilex™ 器件数据表。

关于受支持管脚的详细信息，请参考器件管脚说明(device pin-out)文件。

当使用OCT时，通过一个240-Ω电阻将这些管脚连接到GND。

当您不将这些管脚用作外部精密电阻的专用输入或用作I/O管脚时，那么要保持这些管脚是断开的。
二级标题