| 2022.09.22 |
- 更新了VCCBAT管脚的连接指南。
- 更新了VCCL_HPS管脚的连接指南。
|
| 2022.09.06 |
更新了VCCRCORE管脚的连接指南。 |
| 2022.07.20 |
更新了可选/复用配置管脚部分。 |
| 2022.06.21 |
- 更新了VCCRCORE管脚的连接指南。
- 更新了REFCLK_GXP[L10A,L10C]_CH[0,2][p,n]管脚的连接指南。
- 更新了I_PIN_PERST_N_GXF管脚的连接指南。
- 在VCCL_HPS管脚的连接指南中更新了–4X和–4F速度等级的VCCL_HPS电源电压。
- 更新了下表，包含了VCCL_HPS和VCCPLLDIG_HPS的–4X速度等级器件的详细信息：
- 表：包含P-Tile和E-Tile收发器的 英特尔® Agilex™ 器件的电源共享指南。
- 表：包含F-Tile和R-Tile收发器的 英特尔® Agilex™ 器件的电源共享指南。
- 在图：包含P-Tile和E-Tile收发器的 英特尔® Agilex™ 器件的电源共享指南示例中添加了注释(5)。
- 在图：包含F-Tile和R-Tile收发器的 英特尔® Agilex™ 器件的电源共享指南示例中添加了注释(6)和注释(7)。
|
| 2022.04.20 |
更新了REFCLK_FGT[L,R]_Q[2,3]_CH[8,9]P和REFCLK_FGT[L,R]_Q[2,3]_CH[8,9]N管脚的连接指南。 |
| 2022.04.15 |
- 更新了VCCBAT管脚的连接指南。
- 从以下示例中删除了VCCBAT电源：
- 示例1—包含P-Tile和E-Tile收发器的 英特尔® Agilex™ 器件的电源共享指南
- 示例2—包含F-Tile和R-Tile收发器的 英特尔® Agilex™ 器件的电源共享指南
|
| 2022.01.14 |
更新了NAND_RB管脚的连接指南。 |
| 2021.11.08 |
- 添加了 英特尔® Agilex™ 器件的管脚状态部分。
- 更新了以下管脚的bank索引：
- CLK_[T,B]_2[A,B,C,D,E,F]_[0:1][p,n]
- CLK_[T,B]_3[A,B,C,D,E,F]_[0:1][p,n]
- PLL_[2][A,B,C,D,E,F]_[T,B]_FB[0:1]
- PLL_[3][A,B,C,D,E,F]_[T,B]_FB[0:1]
- PLL_[2][A,B,C,D,E,F]_[T,B]_CLKOUT[0:1][p,n]
- PLL_[3][A,B,C,D,E,F]_[T,B]_CLKOUT[0:1][p,n]
- DIFF_RX[2][A,B,C,D,E,F][1:24][p,n]
- DIFF_RX[3][A,B,C,D,E,F][1:24][p,n]
- DIFF_TX[2][A,B,C,D,E,F][1:24][p,n]
- DIFF_TX[3][A,B,C,D,E,F][1:24][p,n]
- 更新了以下管脚的管脚说明：
- CLK_[T,B]_2[A,B,C,D,E,F]_[0:1][p,n]
- CLK_[T,B]_3[A,B,C,D,E,F]_[0:1][p,n]
- PLL_[2][A,B,C,D,E,F]_[T,B]_FB[0:1]
- PLL_[3][A,B,C,D,E,F]_[T,B]_FB[0:1]
- PLL_[2][A,B,C,D,E,F]_[T,B]_CLKOUT[0:1][p,n]
- PLL_[3][A,B,C,D,E,F]_[T,B]_CLKOUT[0:1][p,n]
- DIFF_RX[2][A,B,C,D,E,F][1:24][p,n]
- DIFF_RX[3][A,B,C,D,E,F][1:24][p,n]
- DIFF_TX[2][A,B,C,D,E,F][1:24][p,n]
- DIFF_TX[3][A,B,C,D,E,F][1:24][p,n]
- AVST_DATA[31:0]
- AVST_READY(3A bank)
- AVST_CLK(3A bank)
- AVST_VALID(3A bank)
- 更新了TCK管脚的连接指南。
- 更新了nSTATUS管脚的管脚说明。
- 更新了TEMPDIODE[1,3,4,6][p,n]管脚的管脚说明和连接指南。
- 更新了VCCH_SDM管脚的连接指南。
- 更新了VCCFUSEWR_SDM管脚的连接指南。
- 更新了REFCLK_GXE[R9A]_CH[0:8][p,n]管脚的连接指南。
- 更新了VCCH_GXP[L1,R1]管脚的连接指南。
- 更新了表：SDM可选信号管脚中的CONF_DONE和INIT_DONE信号的AVST x16配置方案的SDM_IO管脚。
- 更新了表：SDM可选信号管脚中的nCATTRIP信号的AVST x4、AVST x8和AVST x32配置方案的SDM_IO管脚。
- 更新了VCCRCORE管脚名称。
- 更新了以下管脚名称：
- RCOMP_P_FHT_GXF
- RCOMP_N_FHT_GXF
- RCOMP_P_Q2_CH1_FGT_GXF
- RCOMP_N_Q2_CH1_FGT_GXF
- 更新了图：包含F-Tile和R-Tile收发器的 英特尔® Agilex™ 器件的电源共享指南示例，包含了关于VCCH_SDM轨的注释。
- 移除了附录部分。
|
| 2021.10.29 |
- 在表：SDM可选信号管脚中添加了PWRMGT_SCL、PWRMGT_SDA和PWRMGT_ALERT信号的注释。
- 在 英特尔® Agilex™ 器件系列管脚连接指南的注释部分中添加了新的注释。
|
| 2021.07.02 |
- 在表：SDM可选信号管脚中添加了nCATTRIP信号。
- 更新了VSIGP_[0,1]和VSIGN_[0,1]管脚的连接指南。
- 更新了REFCLK_GXE(L8,R9)_CH[0:8][p,n]管脚的连接指南。
|
| 2021.06.02 |
- 更新了IO_AUX_RREF(10,12,20,22)、IO_AUX_RREF[10,12,20,22]_P和U[10,12,20]_P_IO_RESREF_0管脚名称。
- 更新了IO_AUX_RREF(10,12,20,22)、IO_AUX_RREF[10,12,20,22]_P和U[10,12,20]_P_IO_RESREF_0管脚的管脚说明。
- 更新了VCCH_SDM管脚的连接指南。
- 更新了VCCH_FGT_GXF[L,R]和VCCERT_FGT_GXF[L,R]管脚的连接指南。
- 更新了I_PIN_PERST_N_GXF管脚的连接指南。
- 更新了表：包含F-Tile和R-Tile收发器的 英特尔® Agilex™ 器件的电源共享指南中的VCCEHT_FHT_GXF和VCCERT_FGT_GXF管脚的电源容差。
- 在以下示例中更新了VCCIO_PIO和VCCIO_PIO_SDM电源轨：
- 示例1—包含P-Tile和E-Tile收发器的 英特尔® Agilex™ 器件的电源共享指南
- 示例2—包含F-Tile和R-Tile收发器的 英特尔® Agilex™ 器件的电源共享指南
- 更新了IO_PLL_REFCLK_[12A,12C,13A,13C]_GXF管脚的管脚说明和连接指南。
- 删除了F系列和I系列参考。
|
| 2021.03.23 |
- 添加了以下章节：
- 英特尔® Agilex™ F-Tile管脚
- 英特尔® Agilex™ R-Tile管脚
- 附录
- 更新了表：SDM管脚 ，包含了SDM_IO15管脚的AS_nRST信息。
- 在表：电源管脚中更新了以下管脚的连接指南：
- VCCIO_PIO_SDM
- VCCPT HSD-ES 1508379898
- VCCR_CORE Tech Review 1 feedback.
- VCCH Tech Review 1 feedback.
- VCCIO_PIO[2][A,B,C,D] and VCCIO_PIO[3][A,B,C,D] HSD-ES 1508134893/1508134313
- 更新了表：E-Tile Pins中的VCC_HSSI_GXE(L1,R1)管脚的连接指南。
- 将VCCRT_GXE(L1,R1)管脚的LC滤波器参考更新为AN 910: 英特尔® Agilex™ 电网络设计指南。
- 更新了表：P-Tile管脚中的以下管脚的管脚说明：
- GXP[L10A,R11A]_RX_CH[19:0][p,n]
- GXP[L10A,R11A]_TX_CH[19:0][p,n]
- REFCLK_GXP[L10A,R11A]_CH[0,2][p,n]
- 更新了图：包含P-Tile和E-Tile收发器的 英特尔® Agilex™ F系列器件的电源共享指南示例。
- 在下图中更新了注释(1)，添加了VCCL_HPS连接指南的参考：
- 包含P-Tile和E-Tile收发器的 英特尔® Agilex™ F系列器件的电源共享指南
- 包含F-Tile和R-Tile收发器的 英特尔® Agilex™ I系列器件的电源共享指南
- 英特尔® Agilex™ ES器件(2486A)的电源共享指南
- 删除了以下章节：
- 英特尔® Agilex™ H-Tile管脚
- 示例2— 英特尔® Agilex™ (P-Tile和H-Tile)
- 在表：SDM可选信号管脚中删除了以下信号的ASx4配置方案中的SDM_IO15：
- CONF_DONE
- INIT_DONE
- CvP_CONFDONE
- SEU_ERROR
- HPS_COLD_nRESET
- Direct to Factory Image
|
| 2020.12.03 |
- 增添了 英特尔® Agilex™ H-Tile管脚部分。
- 添加了以下电源共享指南：
- 示例2— 英特尔® Agilex™ (P-Tile和H-Tile)
- 为清楚起见，将主题标题Example 1— 英特尔® Agilex™ 更新为Example 1— 英特尔® Agilex™ (P-Tile and E-Tile)。
- 在表：专用配置/JTAG管脚—初步中更新了nCONFIG的管脚说明。
- 在表：时钟和PLL管脚—初步中更新了所有时钟和PLL的管脚功能。
- 在表：可选/复用配置管脚—初步中更新了管脚功能和说明。
- 在表：差分I/O管脚—初步中更新了DIFF_RX和DIFF_TX的管脚说明。
- 更新了表：电源管脚—初步：
- 更新了VCCR_CORE和VCCA_PLL的连接指南。
- 更新了VCCL_HPS和VCCIO_PIO的连接指南。
- 更新了VCCIO_PIO[2][A,B,C,D]和VCCIO_PIO[3][A,B,C,D]的连接指南。
- 更新了VCCADC的管脚说明。
- 在表：电压传感器和电压参考管脚—初步中更新了VREFP_ADC、VREFN_ADC、VSIGP_[0,1]和VSIGN_[0,1]的连接指南。
- 更新了表：E-Tile管脚—初步：
- 将GXE(L8,R9)_RX_CH[0:23][p,n]和GXE(L8,R9)_TX_CH[0:23][p,n]的所支持的I/O标准从CML –56G PAM4和30G NRZ更新成57.8G PAM4和28.9G NRZ。
- 更新了REFCLK_GXE(L8,R9)(A,B,C)_CH[0:8][p,n]管脚的管脚说明和连接指南。
- 在P-Tile管脚部分中添加了一个注释，包含了有关PCB上通道反转和极性倒转的详细信息。
- 更新了表：HPS电源管脚.
- 在下表和图中更新了VCCR_CORE和VCCA_PLL的注释以阐明VCCR_CORE管脚必须连接到1.8-V电源( 英特尔® Agilex™ ES (2486A封装)器件)和1.2-V电源( 英特尔® Agilex™ 产品器件和其他 英特尔® Agilex™ ES (除了2486A封装)器件)：
- 表：包含P-Tile和E-Tile收发器的 英特尔® Agilex™ 器件的电源共享指南—初步
- 表：包含P-Tile和H-Tile收发器的 英特尔® Agilex™ 器件的电源共享指南—初步
- 将 英特尔® Agilex™ 平台设计指南的参考替换成AN 910： 英特尔® Agilex™ 配电网络设计指南，以提供有关特定电源轨去耦建议的更多详细信息。
|
| 2020.06.30 |
- 更新了TCK管脚的连接指南。
- 更新了nSTATUS管脚的管脚说明。
- 更新了nCONFIG管脚的管脚说明和连接指南。
- 更新了VCCIO_PIO_SDM管脚的连接指南。
- 在SDM可选信号管脚表中更新了Direct to Factory Image信号的AVST x8、x16和x32配置方案。
- 从Secure Device Manager (SDM)管脚表中删除了SDMMC_CFG配置管脚功能和连接指南。
|
| 2020.05.05 |
更新了VCCFUSEWR_SDM管脚的连接指南。 |
| 2020.04.24 |
- 更新了VCCFUSEWR_SDM的电压。
- 更新了VSIGP_[0,1]和VSIGN_[0,1]管脚的连接指南。
- 更新了AVST_READY(3A bank)管脚的管脚功能，管脚说明和连接指南。
|
| 2020.02.04 |
更新了VSIGP_[0,1]和VSIGN_[0,1]管脚的连接指南。 |
| 2020.01.23 |
- 将Early Power Estimator (EPE)工具名称更改成 英特尔® FPGA Power and Thermal Calculator。
- 在TMS和TDI管脚的连接指南中将VCCPGM电源更新成VCCIO_SDM电源。
- 更新了TCK、TMS、TDI、nSTATUS、nCONFIG和OSC_CLK_1管脚的管脚说明。
- 更新了AVST_DATA[31:0]和AVST_READY(3A bank)管脚的管脚说明。
- 将管脚名称从SDM_MISSION_DATA[31:0]、SDM_MISSION_CLK和SDM_MISSION_DATA_VALID更新成AVST_DATA[31:0]、AVST_CLK和AVST_VALID。
- 将管脚名称I_PIN_PERST_N_U[10,20]_P更新成I_PIN_PERST_N_P。
- 将I/O标准命名从1.5V True Differential Signaling更新成True Differential Signaling。
- 将AVST_READY(3A bank)、AVST_CLK(3A bank)和AVST_VALID(3A bank)管脚所支持的I/O标准从SSTL 1.2V更新成1.2V LVCMOS。
- 更新了DIFF_RX[2][A,B,C,D][1:24][p,n]、DIFF_RX[3][A,B,C,D][1:24][p,n]、DIFF_TX[2][A,B,C,D][1:24][p,n]和DIFF_TX[3][A,B,C,D][1:24][p,n]管脚的管脚说明。
- 将IO_AUX_RREF[10,20]_P管脚的电阻值从2kΩ更新成2.8kΩ。
- 更新了VCCBAT管脚的管脚说明和连接指南。
- 更新了VCCPT管脚的管脚说明和连接指南。
- 更新了VCCR_CORE管脚的管脚说明和连接指南。
- 更新了VCCA_PLL管脚的管脚说明。
- 更新了DNU管脚的连接指南。
- 更新了VCCIO_SDM管脚的连接指南。
- 更新了RREF_SDM管脚的管脚功能。
- 更新了REFCLK_GXE(L8,R9)_CH[0:8][p,n]管脚的管脚说明和连接指南。
- 更新了GXP[L10A,R11A]_RX_CH[19:0][p,n]管脚的连接指南。
- 更新了GXP[L10A,R11A]_TX_CH[19:0][p,n]管脚的连接指南。
- 更新了REFCLK_GXP[L10A,R11A]_CH[0,2][p,n]管脚的连接指南。
- 将U[10,20]_P_IORESREF_0管脚的电阻值从200Ω更新成169Ω。
- 更新了I_PIN_PERST_P管脚的连接指南。
- 更新了VCCL_HPS管脚的连接指南。
- 更新了表： 英特尔® Agilex™ 器件的电源共享指南。
- 更新了图： 英特尔® Agilex™ 器件的电源共享指南示例。
- 对于CONF_DONE和INIT_DONE管脚，将SDM_IO8添加到AVST x16和x32中。
- 在外部存储器接口管脚部分中添加了 英特尔® Agilex™ 器件的外部存储器接口管脚信息的参考。
- 在E-Tile管脚部分中添加了E-Tile收发器PHY用户指南的参考。
|
| 2019.06.10 |
首次发布。 |