英特尔® Agilex™器件系列管脚连接指南

下载 PDF
ID 683112
日期 9/22/2022
Public
文档目录
文档目录 x
1. 英特尔® Agilex™ 器件系列管脚连接指南
1. 英特尔® Agilex™ 器件系列管脚连接指南 x
1.1. 英特尔® Agilex™ 器件的管脚状态 1.2. 英特尔® Agilex™ FPGA内核管脚 1.3. 英特尔® Agilex™ E-Tile管脚 1.4. 英特尔® Agilex™ P-Tile管脚 1.5. 英特尔® Agilex™ F-Tile管脚 1.6. 英特尔® Agilex™ R-Tile管脚 1.7. 英特尔® Agilex™ 硬核处理器系统(HPS)管脚 1.8. 英特尔® Agilex™ 电源共享指南 1.9. 英特尔® Agilex™ 器件系列管脚连接指南的注释 1.10. 英特尔® Agilex™ 器件系列管脚连接指南的文件修订历史
1.2. 英特尔® Agilex™ FPGA内核管脚 x
1.2.1. 时钟和PLL管脚 1.2.2. 专用配置/JTAG管脚 1.2.3. 可选/复用配置管脚 1.2.4. 差分I/O管脚 1.2.5. 外部存储器接口管脚 1.2.6. 电压传感器和电压参考管脚 1.2.7. 远程温度感应二级管管脚 1.2.8. 参考管脚 1.2.9. No Connect和DNU管脚 1.2.10. 电源管脚 1.2.11. 安全器件管理器(SDM)管脚 1.2.12. 安全器件管理器(SDM)可选信号管脚
1.3. 英特尔® Agilex™ E-Tile管脚 x
1.3.1. E-Tile电源管脚 1.3.2. E-Tile收发器管脚
1.4. 英特尔® Agilex™ P-Tile管脚 x
1.4.1. P-Tile电源管脚 1.4.2. P-Tile收发器管脚
1.5. 英特尔® Agilex™ F-Tile管脚 x
1.5.1. F-Tile电源管脚 1.5.2. F-Tile收发器管脚
1.6. 英特尔® Agilex™ R-Tile管脚 x
1.6.1. R-Tile电源管脚 1.6.2. R-Tile收发器管脚
1.7. 英特尔® Agilex™ 硬核处理器系统(HPS)管脚 x
1.7.1. HPS电源管脚 1.7.2. HPS振荡器时钟输入管脚 1.7.3. HPS JTAG管脚 1.7.4. HPS GPIO管脚 1.7.5. HPS SDMMC管脚 1.7.6. HPS NAND管脚 1.7.7. HPS USB管脚 1.7.8. HPS EMAC管脚 1.7.9. HPS I2C_EMAC和MDIO管脚 1.7.10. HPS I2C管脚 1.7.11. HPS SPI管脚 1.7.12. HPS UART管脚 1.7.13. HPS Trace(走线)管脚
1.8. 英特尔® Agilex™ 电源共享指南 x
1.8.1. 示例1— 英特尔® Agilex™ 器件(P-Tile和E-Tile) 1.8.2. 示例2— 英特尔® Agilex™ 器件(F-Tile和R-Tile)
1. 英特尔® Agilex™ 器件系列管脚连接指南

1.7.6. HPS NAND管脚

注： 英特尔建议您创建一个 英特尔® Quartus® Prime设计，输入您的器件I/O分配并编译设计。 英特尔® Quartus® Prime软件将会根据I/O分配和布局规则对管脚连接进行检查。这些规则因不同器件而异，这取决于器件密度、封装、I/O分配、电压分配以及其他未在本文档或器件手册中充分说明的因素。
表 27.  HPS NAND管脚
HPS管脚功能 管脚说明和连接指南 管脚类型 有效分配(从其中的一组中选择)
Group 1 Group 2
NAND_ADQ0 NAND Data Bit 0 I/O HPS_IOA_1 HPS_IOB_1
NAND_ADQ1 NAND Data Bit 1 I/O HPS_IOA_2 HPS_IOB_2
NAND_WE_N

NAND Write Enable

这是一个低电平有效(active-low)信号。

 输出 HPS_IOA_3 HPS_IOB_3
NAND_RE_N

NAND Read Enable

这是一个低电平有效(active-low)信号。

 输出 HPS_IOA_4 HPS_IOB_4
NAND_WP_N NAND Write Protect 输出 HPS_IOA_5 HPS_IOB_5
NAND_ADQ2 NAND Data Bit 2 I/O HPS_IOA_6 HPS_IOB_6
NAND_ADQ3 NAND Data Bit 3 I/O HPS_IOA_7 HPS_IOB_7
NAND_CLE NAND Command Latch Enable 输出 HPS_IOA_8 HPS_IOB_8
NAND_ADQ4 NAND Data Bit 4 I/O HPS_IOA_9 HPS_IOB_9
NAND_ADQ5 NAND Data Bit 5 I/O HPS_IOA_10 HPS_IOB_10
NAND_ADQ6 NAND Data Bit 6 I/O HPS_IOA_11 HPS_IOB_11
NAND_ADQ7 NAND Data Bit 7 I/O HPS_IOA_12 HPS_IOB_12
NAND_ALE NAND Address Latch Enable 输出 HPS_IOA_13 HPS_IOB_13
NAND_RB

NAND Ready/Busy

通过一个上拉电阻将此管脚连接到VCCIO_HPS。关于上拉电阻值的更多信息，请参考NAND闪存规范。

输入 HPS_IOA_14 HPS_IOB_14
NAND_CE_N

NAND Chip Enable

这是一个低电平有效(active-low)信号。

 输出 HPS_IOA_15 HPS_IOB_15
NAND_ADQ8 NAND Data Bit 8 I/O HPS_IOA_17 HPS_IOB_17
NAND_ADQ9 NAND Data Bit 9 I/O HPS_IOA_18 HPS_IOB_18
NAND_ADQ10 NAND Data Bit 10 I/O HPS_IOA_19 HPS_IOB_19
NAND_ADQ11 NAND Data Bit 11 I/O HPS_IOA_20 HPS_IOB_20
NAND_ADQ12 NAND Data Bit 12 I/O HPS_IOA_21 HPS_IOB_21
NAND_ADQ13 NAND Data Bit 13 I/O HPS_IOA_22 HPS_IOB_22
NAND_ADQ14 NAND Data Bit 14 I/O HPS_IOA_23 HPS_IOB_23
NAND_ADQ15 NAND Data Bit 15 I/O HPS_IOA_24 HPS_IOB_24
二级标题