仅对英特尔可见 — GUID： lun1553584619148
Ixiasoft
1.2.3. 可选/复用配置管脚
注： 英特尔建议您创建一个 英特尔® Quartus® Prime设计，输入您的器件I/O分配并编译设计。 英特尔® Quartus® Prime软件将会根据I/O分配和布局规则对管脚连接进行检查。这些规则因不同器件而异，这取决于器件密度、封装、I/O分配、电压分配以及其他未在本文档或器件手册中充分说明的因素。
注意： 对于 Avalon® -ST x16和x32模式下复用管脚，存在管脚使用限制。关于详细信息，请参考 英特尔® Agilex™ 配置用户指南中的章节2.5.3.2.使能复用管脚。
| 管脚名称 | 管脚功能 | 管脚描述 | 连接指南 |
|---|---|---|---|
| AVST_DATA[31:0] | I/O，输入 | 复用配置数据输入管脚。 将AVST_DATA[15:0]管脚用于 Avalon® Streaming Interface ( Avalon® -ST) x16模式，将AVST_DATA [31:0]管脚用于 Avalon® -ST x32模式，或者用作普通I/O管脚。 此管脚支持1.2-V LVCMOS I/O标准。 这些管脚支持可编程的上拉电阻。有关详细信息，请参考 英特尔® Agilex™ 器件数据表。
注意： 对于AvSTx16或者AvSTx32配置方案，通过管脚索引[91...95]访问位于bank 3A中的I/O管脚是不允许的。您必须保持这些管脚是断开的。关于详细信息，请参考器件管脚映射文件来确定确切的管脚位置。
|
如果这些管脚没有用作复用管脚并且也没有用作I/O管脚，那么要保持这些管脚是断开的。 |
| AVST_READY(3A bank) | I/O，输出 | 复用 Avalon® -ST接口数据准备就绪输出管脚。此管脚用于 Avalon® -ST x16和x32配置方案。 如果您使用AvST x16或者AvST x32配置方案，那么此管脚就不能用作用户I/O管脚。 此管脚支持1.2-V LVCMOS I/O标准。 这些管脚支持可编程的上拉电阻。有关详细信息，请参考 英特尔® Agilex™ 器件数据表。 |
当使用 Avalon® -ST x16或x32接口进行配置时，要将此管脚连接到外部配置控制器的准备就绪信号输入。 |
| AVST_CLK(3A bank) | I/O，输入 | 复用 Avalon® -ST接口时钟输入管脚。此管脚用于 Avalon® -ST x16和x32配置方案。 此管脚在配置后也可用作用户I/O管脚。 此管脚支持1.2-V LVCMOS I/O标准。 这些管脚支持可编程的上拉电阻。有关详细信息，请参考 英特尔® Agilex™ 器件数据表。 |
当使用 Avalon® -ST x16或x32接口进行配置时，要将此管脚连接到外部配置控制器的时钟信号。 按照 英特尔® Quartus® Prime软件中的定义连接未使用的管脚。 |
| AVST_VALID(3A bank) | I/O，输入 | 复用配置数据有效管脚。此管脚用于 Avalon® -ST x16和x32配置方案。 此管脚在配置后也可用作用户I/O管脚。 此管脚支持1.2-V LVCMOS I/O标准。 这些管脚支持可编程的上拉电阻。有关详细信息，请参考 英特尔® Agilex™ 器件数据表。 |
当使用 Avalon® -ST x16或x32接口进行配置时，要将此管脚连接到外部配置控制器的数据有效信号。 按照 英特尔® Quartus® Prime软件中的定义连接未使用的管脚。 |