仅对英特尔可见 — GUID: jka1466632817917
Ixiasoft
1.1. 部分重配置术语
1.2. 部分重配置过程序列
1.3. 内部主机部分重配置
1.4. 外部主机部分重配置
1.5. 部分重配置设计考量
1.6. 部分重配置设计流程
1.7. 层次化部分重配置(Hierarchical Partial Reconfiguration)
1.8. 部分重配置设计时序分析
1.9. 部分重配置设计仿真
1.10. 部分重配置设计调试
1.11. PR比特流安全性验证( Intel® Stratix® 10和 Intel® Agilex™ 设计)
1.12. PR比特流压缩和加密( Intel® Arria® 10和 Intel® Cyclone® 10 GX设计)
1.13. 避免PR编程错误
1.14. 对PR设计导出与版本兼容的编译数据库
1.15. 创建一个部分重配置设计修订历史
2.1. 内部和外部PR主机配置
2.2. Partial Reconfiguration Controller Intel® FPGA IP
2.3. Partial Reconfiguration Controller Intel® Arria® 10 /Cyclone 10 FPGA IP
2.4. Partial Reconfiguration External Configuration Controller Intel® FPGA IP
2.5. Partial Reconfiguration Region Controller Intel® FPGA IP
2.6. Avalon-MM Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.7. Avalon-ST Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.8. 生成和仿真 Intel® FPGA IP
2.9. Intel® Quartus® Prime Pro Edition用户指南:部分重配置存档
2.10. 部分重配置解决方案IP用户指南修订历史
仅对英特尔可见 — GUID: jka1466632817917
Ixiasoft
1.6. 部分重配置设计流程
PR设计流程需要初步规划。此规划包括设置一个或多个设计分区,然后确定平面图中的布局分配。精心规划的PR分区可提高设计区域的利用率和性能。 Intel® Quartus® Prime软件还使您能够创建嵌套的PR区域,作为HPR流程的一部分。对子PR区域进行重新编程不会影响父PR区域和静态PR区域。在HPR流程中,对父区域进行重新编程,并使用默认子角色对相关子区域进行重新编程,而不会影响静态区域。对于您可以在设计中创建的子分区的数量,HPR流程不施加任何限制。
PR设计流程使用 Intel® Quartus® Prime软件中的工程修订版特性。您的初始设计是基本修订版,您可以在其中定义FPGA上的静态区域边界和可重配置区域。在基本修订版中,您可以创建多个修订版。这些修订包含PR地区的不同实现。但是,所有的PR实现修订版都使用基本修订版中相同的顶层布局和布线结果。
图 17. 部分重配置设计流程