仅对英特尔可见 — GUID: tmd1575303676665
Ixiasoft
1.1. 部分重配置术语
1.2. 部分重配置过程序列
1.3. 内部主机部分重配置
1.4. 外部主机部分重配置
1.5. 部分重配置设计考量
1.6. 部分重配置设计流程
1.7. 层次化部分重配置(Hierarchical Partial Reconfiguration)
1.8. 部分重配置设计时序分析
1.9. 部分重配置设计仿真
1.10. 部分重配置设计调试
1.11. PR比特流安全性验证( Intel® Stratix® 10和 Intel® Agilex™ 设计)
1.12. PR比特流压缩和加密( Intel® Arria® 10和 Intel® Cyclone® 10 GX设计)
1.13. 避免PR编程错误
1.14. 对PR设计导出与版本兼容的编译数据库
1.15. 创建一个部分重配置设计修订历史
2.1. 内部和外部PR主机配置
2.2. Partial Reconfiguration Controller Intel® FPGA IP
2.3. Partial Reconfiguration Controller Intel® Arria® 10 /Cyclone 10 FPGA IP
2.4. Partial Reconfiguration External Configuration Controller Intel® FPGA IP
2.5. Partial Reconfiguration Region Controller Intel® FPGA IP
2.6. Avalon-MM Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.7. Avalon-ST Partial Reconfiguration Freeze Bridge Intel® FPGA IP
2.8. 生成和仿真 Intel® FPGA IP
2.9. Intel® Quartus® Prime Pro Edition用户指南:部分重配置存档
2.10. 部分重配置解决方案IP用户指南修订历史
仅对英特尔可见 — GUID: tmd1575303676665
Ixiasoft
2.3.4.1. 错误检测CRC要求
下面介绍了使用各种PR配置方法和参数组合使能错误检测CRC选项的要求。单击Assignments > Device > Device & Pin Options > Error Detection CRC > Enable Error Detection Check在PR比特流生成之前使能EDCRC。
注: 当使用一个32-bit Input data width和Passive Parallel x1,x8或x16 configuration的Partial Reconfiguration Controller Intel® Arria® 10 /Cyclone 10 FPGA IP时,您必须开启Enable Error Detection Check选项,并指定Divide error detection frequency by的值为2或4。
注: 当使用一个32-bit Input data width和Passive Parallel x32 configuration的Partial Reconfiguration Controller Intel® Arria® 10 /Cyclone 10 FPGA IP时,PR支持Enable Error Detection Check开启或者关闭。如果Enable Error Detection Check开启,那么PR支持Divide error detection frequency by的所有值。
注: 当使用一个1,8或者16-bit Input data width和Passive Parallel x1,x8,x16或者x32 configuration的Partial Reconfiguration Controller Intel® Arria® 10 /Cyclone 10 FPGA IP时,PR支持Enable Error Detection Check开启。如果Enable Error Detection Check开启,那么PR支持Divide error detection frequency by的所有值。
PR IP输入数据宽度 | 配置模式 | Enable Error Detection Check | PR支持 |
---|---|---|---|
1, 8, 16 | Passive Parallel x1, x8, x16 | Off | Yes |
1, 8, 16 | Passive Parallel x1, x8, x16 | On | Yes, 所有的Divide error detection frequency by值 |
32 | Passive Parallel x1, x8, x16 | Off | No support |
32 | Passive Parallel x1, x8, x16 | On | Yes, Divide error detection frequency by值2或4 |
1, 8, 16, 32 | Passive Parallel x32 | Off | Yes |
1, 8, 16, 32 | Passive Parallel x32 | On | Yes, 所有的Divide error detection frequency by值 |